10783-数字系统设计和PLD应用技术.docVIP

广西高等教育自学考试大纲 课程名称：数字系统设计及PLD应用技术 课程代码：10783 实践环节：10784 Ⅰ.课程性质与设置目的和要求 课程性质、地位和任务 数字系统设计与PLD应用技术是高等教育自学考试电子信息工程专业（独立本科段）考试计划中的一门重要专业课。随着电子信息技术的迅猛发展，现代电子产品的设计技术发生了革命的变化，国外已广泛采用了电子设计自动化（EDA）技术。利用EDA技术，电子系统工程师可快速方便地实现数字系统的集成。为了适应电子信息技术发展的潮流和国际竞争对人材的需要，在本科生中进行EDA技术的教学已成为当务之急。 本课程的任务是：通过课堂教学和学生实际课程设计实验的锻炼，使学生掌握数字系统与PLD应用相关的基本知识，掌握现代数字系统的设计思想和方法，并具有动手设计简单电子系统的能力。让学生使用EDA技术，完成数字电路及系统的自动化设计。通过本课程的学习，要求学生能够。。EDA技术概述1 、EDA技术及其发展 2 、Top-down设计3 、数字设计的流程 4 、常用的EDA软件工具 5、 EDA技术的发展趋势1 、EDA技术及其发展2 、Top-down设计3 、数字设计的流程4 、常用的EDA软件工具5、 EDA技术的发展趋势 PLD器件概述 2、 PLD的基本原理与结构 3、 CPLD的原理与结构 4、 FPGA/CPLD的编程与配置 5、 FPGA/CPLD器件概述 6、 FPGA/CPLD的发展趋势 二、学习目的与要求 本章介绍的是PLD器件的概述，要求掌握PLD的原理与结构。 三、考核知识点与考核要求 1、 PLD器件概述，要求达到“识记”层次。 2、 PLD的基本原理与结构，要求达到“识记”层次。 3、 低密度PLD的原理与结构，要求达到“识记”层次。 4、 CPLD的原理与结构，要求达到“理解”层次。 5、 FPGA的原理与结构，要求达到“识记”层次。 6、 FPGA/CPLD的编程元件，要求达到“识记”层次。 7、 边界扫描测试技术，要求达到“识记”层次。 8、 FPGA/CPLD的编程与配置，要求达到“识记”层次。 9、 FPGA/CPLD器件概述，要求达到“识记”层次。 10、 FPGA/CPLD的发展趋势 ，要求达到“识记”层次。 第三章 Quartus II集成开发工具 一、课程内容 1 、基于Quartus II进行EDA设计开发的流程 2、Quartus II原理图设计 3、Quartus II的时序分析 4、编译和仿真 5、计数器74161设计举例 二、学习目的与要求 基于Quartus II进行EDA设计开发的流程 以及Quartus II原理图设计、时序分析、 编译和仿真等，计数器74161设计举例 。 三、考核知识点与考核要求 1、基于Quartus II进行EDA设计开发的流程，要求达到“理解”层次。 2、Quartus II原理图设计方法，要求达到“应用”层次。 3、基于Quartus II，用74283（4位二进制全加器）设计实现一个8位全加器，并进行综合和仿真，查看综合结果和仿真结果，要求达到“应用”层次。 4、Quartus II的优化设置方法，要求达到“识记”层次。 5、Quartus II的时序分析 ，要求达到“识记”层次。 6、基于宏功能模块的设计，要求达到“识记”层次。 7、锁相环模块，要求达到“识记”层次。 Verilog设计初步 一、课程内容 1、 Verilog简介 2、 Verilog模块的结构 3、 Verilog基本组合电路设计 4、 Verilog基本时序电路设计 二、学习目的与要求 通过本章学习，正确掌握Verilog语言的基本概念、语法特征，要求应用Verilog语言来描述各种实际的电路。要求掌握基于Verilog语言的组合逻辑电路设计和时序逻辑电路设计。 三、考核知识点与考核要求 1、Verilog语言的特点，要求达到“识记”层次。 2、Verilog模块的结构，要求达到“理解”层次。 3、Verilog基本组合电路设计方法，要求达到“应用”层次。 例：三人表决电路的Verilog描述 4、Verilog基本时序电路设计方法，要求达到“应用”层次。 第五章 Verilog语法与要素 一、课程内容 1、 Verilog语言要素 2、 常量 3、 数据类型