第五章时序电路中的存储元件触发器.pptVIP

第五章 时序电路中的存储元件─触发器 时序电路概述 时序电路组成结构 前面讨论的逻辑电路都是组合逻辑电路 ,其基本特征是： 电路任何时刻的输出仅取决于该时刻的输入 ,输出信号的任何变化都是直接由输入信号变化引起。 组合逻辑电路仅由门电路组成。 时序电路是由组合电路存储元件两部分组成： 存储电路的输出作为组合电路输入的一部分，而组合电路输出的一部分又是在存储电路的输入。存储元件用于对输入历史的记忆。 第五章 时序电路中的存储元件─触发器 时序电路框图 第五章 时序电路中的存储元件─触发器 时序电路的三个方程 输出方程： 激励方程：(控制函数） 状态方程： 无论是时序电路分析还是设计，关键是要把握这三个函数，研究这三个函数的产生、化简和实现，其中控制函数的产生和化简依赖所选存储元件的类型。 第五章 时序电路中的存储元件─触发器 时序电路分类 按电路内部状态改变方式分类 同步时序电路：有统一的时钟脉冲 异步时序电路：没有统一时钟脉冲 根据输入信号类型和记忆元件的类型，又分为： 脉冲异步时序电路 ： 电路组成与同步时序电路相仿，只是无统一时钟，内部状态改变是异步的 。 任何时刻最多只能有一个输入有信号，前后二个输入信号时间间隔不能小于存储电路状态改变到稳定所需要的时间（输入约束条件）。 第五章 时序电路中的存储元件─触发器 电平异步时序电路 ： 电路由组合电路和反馈通路组成，不存在常规记忆元件 。 外部输入为电平信号，不允许二个以上的输入同时发生信号跳变，前后二个输入跳变时间间隔必须大于电路稳定所需要的时间。 按输出类型分类 Mealy型：在所有输出中，只要有一个输出同时与外部输入和内部状态有关，则该电路为Mealy型时序电路。 Moore型：所有的输出都只是内部状态的函数，与外部输入无关。 第五章 时序电路中的存储元件─触发器 基本触发器 组成 ：由二个与非门或二个或非门交叉耦合而成 第五章 时序电路中的存储元件─触发器 输出状态： Q端作为触发器的状态输出，因此有二个稳态的输出状态。 只要输入不发生变化，原来的状态将维持下去不会改变。 初始状态：不确定。 第五章 时序电路中的存储元件─触发器 触发与翻转 触发：R.S输入端加一有效信号（电平或脉冲）。 翻转：输出状态Q发生变化。 第五章 时序电路中的存储元件─触发器 逻辑特性描述 次态真值表（特征函数表） 第五章 时序电路中的存储元件─触发器 次态卡诺图与次态方程 （特征方程） 激励表 ： 激励表是反映触发器从现态翻转 到次态所要求的输入条件。 第五章 时序电路中的存储元件─触发器 状态图 任何一个时序电路都可以用一个状态图来描述，具有r个触发器的时序电路最多可产生2r个状态，而一个时序电路的状态空间只2r个状态的一个子集。 圈：表示一个确定的状态。 有向边：表示状态的迁移，起点为现态，终点为次态，边权为输入组合，标志状态迁移的条件。 第五章 时序电路中的存储元件─触发器 时序波形 第五章 时序电路中的存储元件─触发器 钟控触发器 RS触发器 组成与功能 符号 第五章 时序电路中的存储元件─触发器 次态真值表 次态方程 第五章 时序电路中的存储元件─触发器 激励表 状态图 第五章 时序电路中的存储元件─触发器 时序分析 第五章 时序电路中的存储元件─触发器 D触发器 特性与功能 逻辑描述 第五章 时序电路中的存储元件─触发器 第五章 时序电路中的存储元件─触发器 JK触发器 特性与功能 逻辑描述 第五章 时序电路中的存储元件─触发器 第五章 时序电路中的存储元件─触发器 触发器的触发方式 电位式触发器的空翻现象 克服空翻的触发器： 主从式触发器：下降沿触发 维持阻塞型触发器：上升沿触发 边沿触发器：上升或下降沿触发 第五章 时序电路中的存储元件─触发器 T触发器（计数触发器） 特性与功能 逻辑描述 第五章 时序电路中的存储元件─触发器 第五章 时序电路中的存储元件─触发器 各类触发器的相互演变 讨论RS、D、T、JK种触发器之间的相互演变 JK?T 目标： 第五章 时序电路中的存储元件─触发器 J、K激励函数 T次态卡诺 JK激励表 JK激励函数卡诺图 第五章 时序电路中的存储元件─触发器 电路 次态方程比照法 第五章 时序电路中的存储元件─触发器 JK?D 次态方程比照法 D?T 赋值法 * * 内部输入： 是存储电路的输出，代表对过去输入历史的记忆，构成时序电路内部的状态空间，表明电路的当前状态，故称现态。 内部输出： 作为存储电路的输入是存储元件的激励函数或控制