数字电子技术模拟试题4.docVIP

《数字电子技术》模拟试题 4 （试卷共8页，答题时间120分钟） 一、填空题（每空 1分，共 20 分。） 1、 33 10 16 2 2、若各门电路的输入均为A和B，且A 0，B 1；则与非门的输出为_________,或非门的输出为___ ___,同或门的输出为__ __。 3、一个数字信号只有 种取值，分别表示为 和 。 4、一个三态门如图1.4， 当E′ __________时,Y 。 5、某EPROM有8位数据线、13位地址线，则其存储容量为 位。 6、若要构成七进制计数器，最少用 个触发器，它有 个无效状态。 7、多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 8、A/D转换的一般步骤包括 、 、 和 。 9、欲将触发器置为“1”态，应使 , 。 二、选择题（每题 2分，共 20 分。请将答案填在下面的表格内）1、在不影响逻辑功能的情况下,CMOS与非门的多余输入端可_______。 A.接高电平 B.接低电平 C.悬空 D.通过大电阻接地 下图中,满足Q＊ 1 的触发器是_____________。 由四个触发器构成十进制计数器,其无效状态有__________。 A.四个 B.五个 C.六个 D.十个 以下电路中,欲获得一个数字系统的时钟脉冲源,应采用____________。 A．D触发器 B.多谐振荡器 C.单稳态触发器 D.施密特触发器 5、逻辑代数中有3种基本运算： 、 和 。 A. 或非，与或，与或非 B. 与非，或非，与或非 C. 与非，或，与或 D. 与，或，非 6、用555定时器构成的施密特触发器的回差电压可表示为 。 A. B. C. Vcc D. 7、在下列门电路中，输出端不可以并联使用的是 。 A. 三态门 B.集电极开路门（OC门） C.具有推挽输出结构的TTL门电路 D.CMOS传输门 8、某A/D转换器有8路模拟信号输入，若8路正弦输入信号的频率分别为1KHz,…,8KHz，则该A/D转换器的采样频率fs的取值应为 。 A. fs≤1KHz B. fs 8KHz C. fs≥16KHz D. fs≥2KHz 9、四位环形计数器的有效状态有 个。 A. 2 B. 4 C. 6 D. 8 10、下列电路中不属于时序逻辑电路的是 。 A.计数器 B. 全加器 C.寄存器 D.分频器 1、Y1 A+AB 2、Y2（A，B，C，D） ∑m（1,3,5,7,8,9）+∑d 11,12,13,15 四、1、电路如图4.1 a 所示,各电路的CP、A、B、C波形如图（b）所示。 要求： 1 写出驱动方程和状态方程；（2）画出Q1、Q2的波形。设各触发器的初态均为0。 （本题10分） （a） 2、分析图4.2电路功能。（本题5分） 图4.2 3、分析图4.3电路功能，要求画出状态转换图并说明是否能够自启动。（本题10分） 图4.3 4、判断图4.4由555定时器构成了何种应用电路？若R1＝R2＝5.1KΩ,C 0.01μF, VCC 12V，试计算电路的振荡频率。（本题5分） 1、 已知全加器真值表，试用一片74LS138和尽可能少的门实现全加器,。其中Ai、Bi为加数，Ci－1为低位来的进位，Si为本位和，Ci为向高位的进位。 Ai Bi Ci-1 Si Ci Ai Bi Ci-1 Si Ci 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 2、已知74LS161功能表，试分析下列电路能构成几进制计数器，并画出状态转换图。若用置位法实现该功能，电路应如何连接，画出电路图。 CLK EP ET 逻辑功能 ↑ 1 0 × × 置数 × 0 × × × 清零 ↑ 1 1 1 1 计数 × 1 1 × 0 保持 co 0 × 1 1 0 × 保持 注：考试期间试卷不允许拆开 本试卷共 8 页 第 4 页 泰山学院课程考试专用 注：考试期间试卷不允许拆开 本试卷共8 页 第 1 页 要求写出简要的分析过程，并画出电路图。 图4.1 图4.4