第十一章 32位微机基本工作原理概述.pptVIP

;32位微机基本工作原理概述;1、80286;结构特点：;存储器管理：2种方式 实模式：兼容8086 只使用20位地址直接寻址1MB内存, 高4位无效 此方式下，仅相当于快速的8086 系统复位后，自动进入该方式 保护模式： 使用24条地址线，可寻址16MB内存。 虚存寻址范围：1GB，必须利用32位虚地址形成最终的24位物理地址 保护的含义： 对形成物理地址的段地址作保护性转换 系统设定4个特权极，不同的程序运行在不同的等级上，可保护任务分离，实现任务切换 ;2、80386;功能结构： EU： 8个32位通用寄存器 乘/除硬件、64位桶形移位器：提高乘除法速度 IPU： 预取队列：16字节SRAM，加快对存储器的访问速度 IDU: 已译码队列 MMU： 分段部件：逻辑地址到线性地址的转换 分页部件：线性地址到物理地址的转换，并送往BU 分页：将内存以4KB为单位划分，较分段更细，可允许处理较小的程序与数据，避免浪费 BIU：与外界联系的通道,总线周期仅为2个时钟。 ;存储器管理：3种方式 实地址：与286相同 保持与8086的兼容 保护虚拟地址：本性方式 支持段页式存储结构，管理更为细致 可寻址4GB物理地址空间 可管理64TB虚拟地址空间 虚拟8086：V86 80386可虚拟成多个8086，且可以同时工作 允许在保护模式下运行8086应用程序 允许80386将内存划分为不同部分，每个部分由操作系统分配给不同的应用程序 操作系统可平均或优先分配每个应用程序的执行时间，从而实现多任务;3、80486;功能结构： 浮点运算单元FPU： 与80387完全兼容且有扩充 数据通道64位，其整体性能是386+387的2倍 8KB高速Cache：数据、指令共用 可全部存放指令 在简单循环中可大部分存放数据，以避免存储器读写过程中的大量等待周期 与分段部件、EU及FPU之间以二条32位总线相连，可合并成64位使用，以提高数据传送速度 支持二级Cache：高达256KB 一级Cache未命中时，二级Cache大多能命中 CPU访问存储器的平均等待时间几乎趋于0，解决了一级Cache无法满足要求的问题 实际上在386中已经使用外部Cache;部分采用RISC技术： 硬件实现基本指令，缩短了指令的译码时间和执行周期，减少了不规则的控制部分 流水线：预取、译码、地址生成、执行、回写 最佳状态下：平均处理速度达到1.2条指令/T 猝发总线：Burst，P12 一般总线操作：至少需要2个T 第1个T传送地址 第2个T传送数据 猝发总线操作：可每个T传送一次数据 第一次传送仍然需要2个T 以后操作时，与该地址有关的一组数据都可以进行输入输出，可省掉每次传送中的地址T ;CISC和RISC：基于不同理论和构思的两种不同CPU设计技术 CISC： 指令系统包含很多指令：常用指令，复杂指令 访问内存采用多种寻址方式 采用微程序机制 RISC： 只使用简单常用指令，复杂功能可以多条指令完成 采用流水线机制执行指令 大多数指令利用内部寄存器执行，可在一个周期内完成一条指令的执行 ;4、Pentium，奔腾;结构特点： 超标量流水线：两条5级指令流水线 各有独立的ALU、地址生成逻辑和Cache接口 U线负责所有整数和浮点数指令，V线负责简单的整数指令 最佳状态下，可在一个时钟周期内执行二条指令 双重分离式Cache：指令和数据 若指令/数据共用Cache，则流水线操作时，指令预取和数据操作将产生冲突 若采用分离Cache，可避免此冲突，并允许两者同时操作，故性能大大超过486 64位外部数据总线： 配合PCI局部总线，64位外部DB可大幅度提高数据传输速度，有效解决阻塞问题;分支指令预测： 流水线：对分支指令相当敏感 若某条指令被译码为跳转，则已取出的下一条指令将被迫取消，从而使整个流水线混乱而停顿 解决方法：动态预测程序分支 采用两个预取缓冲队列，一个以顺序方式预取，一个以分支方式预取，称为BTB 当某条指令导致分支后，BTB记忆该指令和分支目标的地址，并利用这些信息预测该指令再次产生分支时的路径，并预先预取，保证流水线指令预取步骤不会空置 大小任选的页控制：最大达4MB 较大的页可减少内存与外存的页交换次数，加速复杂大容量程序的运行 常用指令固化：加快程序执行速度;其它特点： 电源管理（绿色电脑） 指令微码重新设计 内置多处理器控制器，支持多达60个CPU 采用82430 PCI芯片组，大幅度改善图形、图象、网络功能、磁盘存取速度等 Pentium MMX： P55C，多能奔腾，97年1月 为改善多媒体和通