第六章可编程逻辑器件要点分析.pptVIP

一、GAL的电路结构： GAL由可编程与阵列、固定或阵列、OLMC及部分输入/输出缓冲门电路组成。实际上，GAL的或阵列包含在OLMC中。 二、输出逻辑宏单元（OLMC） 三、工作特点： 8个与或项输入，可实现正/反相输入（XOR） 可选择直接输出/通过D触发器输出（OMUX） 输出三态门可控：4种方式（TSMUX） 反馈输入可控：输出/状态/其他输入（FMUX） 工作模式： P.424 图8.4.6 专用输入：三态门断开，利用反馈输入端 专用组合输出：不用触发器，不反馈，三态门常通 组合输入/输出：不用触发器，带反馈，三态门程控 寄存器输出：利用触发器，带反馈，三态门外控 6.5 其它可编程逻辑器件 可擦除的可编程逻辑器件（Erasable Programmable Logic Device） 工艺：UVCMOS 擦除方式：加电 基本结构：与或阵列（可编与、可编或） 输出电路结构：OLMC可编程性优于GAL 特点：功耗低，集成度高（几千门/片），信号传输时间短，可预知, 成本低 现场可编程门阵列FPGA（Field Programmable Gate Array） 工艺：CMOS-SRAM 擦除方式：与SRAM相同 基本结构：逻辑单元阵列结构（可编程） 特点：功耗低，集成度高（3万门/片）， 信号传输时间不可预知 结构特点： 输入/输出模块（IOB）：输入或输出可设置 可编程逻辑模块（CLB）：含组合逻辑和触发器 互连资源（IR）：金属线，可编程接点/开关 利用EPROM存放编程数据 现场可编程门阵列 FPGA 输入/输出模块（IOB）逻辑原理 低密度PLD：FPLA，PAL，GAL 高密度PLD：FPGA，EPLD 性能特点： 设计灵活性强，适用性广 传输延迟时间不定，速度低，必威体育官网网址性差 可编程逻辑模块（CLB）逻辑原理 在系统可编程逻辑器件（ISP-PLD）(CPLD) 特点：采用电可擦除，无需编程器 结构特点：与GAL类同，加以改进 输入/输出单元（IOC） 通用逻辑模块（GLB） 可编程布线区：全局布线区（GRP），输出布线区（ORP） GLB结构及功能：与GAL类似 IOC结构及功能：8种工作方式 图8.8.7 图8.8.8 在系统可编程通用数字开关（ispGDS） 通过对IOC编程控制输入/输出以及各IOC之间的连接 第六章 可编程逻辑器件 第六章 可编程逻辑器件 6.1 可编程逻辑器件 ( Programmable Logic Device ) 简称PLD，是一种通用大规模集成电路，用于LSI和VLSI设计中，采用软件和硬件相结合的方法设计所需功能的数字系统。 PLD的优点：价格较便宜，操作简便，修改方便 PLD的分类： 根据有无寄存功能： 可编程组合逻辑器件 可编程时序逻辑器件。 按内部电路组成： PLA（可编程逻辑阵列） PGA（可编程门阵列） 按编程方式： 熔丝编程 光擦编程 电擦编程 在线编程 可擦除PLA和可擦除PGA统称为可擦除PLD 简称EPLD 6.1 PLD电路的表示方法 1.PLD连接的表示法 PLD中阵列交叉点上有三种连接方式： 硬线连接、接通连接和断开连接。表示方法如下图所示，其中硬线连接是固定连接方式，是不可编程的，而接通和断开连接是可编程的。 6.1.2输入／反馈缓冲单元表示法 PLD的输入缓冲器和反馈缓冲器都采用互 补的输出结构，以产生原变量和反变量两个互补的信号，如右下图所示。A是输入，B和C是输出，真值表如左下表所示。 A B C 0 1 0 1 1 0 6.1.3 PLD与门表示法 与阵列是PLD中的基本逻辑阵列，它们由若干个与门组成，每个与门都是多输入、单输出形式。以三输入与门为例，其PLD表示法如下图所示，图中D=ABC。 图6.2.5为4输入端与门电路，P=ABD。 图6.2.6为4输入端与门电路，P=A B =0。 图6.2.5为4输入端与门电路 图6.2.6为4输入端与门电路 6.1.4 PLD或门表示法 或阵列也是PLD中的基本逻辑阵列，它们 由若干个或门组成，每个或门都是多输入、单输出形式。以4输入与门为例，其PLD表示法如下图所示，图中Y＝P1+P3+P4。 例如，一个PLD异或门电路如图8.2.8