IP CORE FOR FPGA.docVIP

IP CORE FOR FPGA FPGA的特点及其发展趋势 嵌入式系统是一个面向应用、技术密集、资金密集、高度分散、不可垄断的产业，随着各个领域应用需求的多样化，嵌入式设计技术和芯片技术也经历着一次又一次的革新。虽然ASIC的成本很低，但设计周期长、投入费用高、风险较大，而可编程逻辑器件（Programmable Logical Device）设计灵活、功能强大，尤其是高密度现场可编程逻辑器件（Field Programmable Gate Array）其设计性能已完全能够与ASIC媲美，而且由于FPGA的逐步普及，其性能价格比已足以与ASIC抗衡。因此，FPGA在嵌入式系统设计领域已占据着越来越重要的地位。 FPGA的基本结构由以下几个部分构成： 可编程逻辑功能模块CLB（Configurable Logic Blocks） 可编程输入输出模块IOB（Input/Output Blocks） 可编程内部互连资源PI（Programmable Interconnection） 随着工艺的进步和应用系统需求，一般在FPGA中还包含以下可选资源： 存储器资源（Block RAM和Select RAM） 数字时钟管理单元（分频/倍频、数字延迟） I/O多电平标准兼容（Select I/O） 算数运算单元（乘法器、加法器） 特殊功能模块（MAC等硬IP核） 微处理器（PPC405等硬处理器） 以FPGA为核心的PLD产品是近几年集成电路中发展得最快的产品。随着FPGA性能的高速发展和设计人员自身能力的提高，FPGA将进一步扩大可编程芯片的领地，将复杂专用芯片挤向高端和超复杂应用。目前FPGA的发展趋势主要体现在以下几个方面： 向更高密度、更大容量的千万门系统级方向迈进 向低成本、低电压、微功耗、微封装和绿色化发展 IP资源复用理念将得到普遍认同并成为主要设计方式 MCU、DSP、MPU等嵌入式处理器IP将成为FPGA应用的核心 随着处理器以IP的形式嵌入到FPGA中，ASIC和FPGA之间的界限将越来越模糊，未来的某些电路版上可能只有这两部分电路：模拟部分（包括电源）和一块FPGA芯片，最多还有一些大容量的存储器。Xilinx等公司必威体育精装版一代FPGA：Spartan II/E、Virtex II Pro及其相关IP Core的推出，使我们有理由相信，可编程片上系统（System on Programmable Chip）的时代已经离我们不远了。 IP资源复用理念与IP Core设计 IP资源复用理念 由于芯片设计的复杂性和产品面市时间对于保证终端市场的成功率至关重要，设计师不断寻求缩短设计周期的方法，以及更有效的设计方式。随着我们步入系统级芯片时代，利用IP内核和可编程逻辑进行设计复用显得日趋重要。 IP资源复用（IP Reuse）是指在集成电路设计过程中，通过继承、共享或购买所需的智力产权内核，然后再利用EDA工具进行设计、综合和验证，从而加速流片设计过程，降低开发风险。IP Reuse已逐渐成为现代集成电路设计的重要手段，在日新月异的各种应用需求面前，超大规模集成电路设计时代正步入一个IP整合的时代。 IP Reuse不仅仅应用于专用集成电路设计，对基于FPGA的嵌入式系统设计领域而言，更是具有举足轻重的地位。FPGA在采用IP内核方面走在了市场的前面，其原因有以下几个方面： FPGA具有极高的灵活性和面市时间短的特点，这使得多项设计迭代可以在数小时而不是数周内完成 由于FPGA密度达到了百万门甚至是千万门，越来越多的设计师倾向于使用IP内核保持和提高产品的产量 可编程逻辑价格低廉，可以作为切实可行的生产工具以及最佳原型设计，而且不许要昂贵的EDA设计工具，大大降低了设计门槛 2.2 IP Core设计方法：编码风格与项目模板 IP Core是IP Reuse的载体和核心内容，基于应用需求、规范协议和行业标准的不同，IP Core的内容也是千差万别的。但是，为了使IP Core易于访问和易于集成，其设计必须遵循一定的规范和准则。 在IP Core的开发方面，许多开放性的团体都付出了巨大的努力来推动各种IP Core的开发和IP Reuse理念的推广，其中比较著名的是Open Cores开发组织()。他们不仅开发了许多开放源代码的IP Core，涵盖了处理器IP、处理器外设控制器IP、算术运算