洁净室尘土来源分析以及究极除尘手法介绍05.pptVIP

* 第五章：有关良品率 ☆5.1　device的世代和良品率 ☆5.2　Killer缺陷率 Ｄ-RAM大约每3、4年就进行一次更新換代，集成度大约变成4倍，但是此时chip面积大约增大40%~50%，pattern尺寸也随之变细30%~40%。 假设，在wafer process某制程上，晶圆上面出现了2个dust。晶圆内的有效chip数为20个的话，那么良品率为90%。假设到了下一个世代，chip size变大一倍，由于chip数量减到一半，按照简单的计算，这样良品率就降低为80%。为了保持一样的良品率，必须将dust的数量降低一半。 假设一平方厘米Do数为pattern缺陷密度，假设A平方厘米为chip size，那么一个chip的pattern缺陷数N就是Do*A。那么有关良品率Y，pattern缺陷数N之间的关系，可以有几种模型。在此假设α为表示缺陷分散程度的定数，在二项分布模型中，将α变为无限大的话，就和powason分布模型一样了。但是，实际上良品率不只取决于pattern缺陷。这样我们就需要一个能够表示pattern缺陷率对良品率影响程度的指标。这个指标就是killer缺陷率。 现在，我们假设A为一个晶圆的良品数，B为由于pattern不良造成的不良品数。C为pattern不良品以外的不良品数。killer缺陷率K用B/A+B表示。这里的分母A+B表示在没有pattern缺陷情况下的良品数。也就是说killer缺陷率是表示由于pattern不良造成的不良chip的比例。如果这个比例很大的场合，我们排除pattern缺陷的原因的话，就可以大幅度提高良品率。 比如，在killer缺陷率为0.2和0.8的制程中，缺陷数和良品率的关系可以用左图来表示。在这个例子中，如果假设能够排除所有的pattern缺陷的话，缺陷率0.8的制程比02的制程更能够大幅度提高良品率。也就是说在实行良品率提高对策的时候，重点是能否把握住pattern缺陷的killer缺陷率的问题。在提高良品率上，要先从效率很高的pattern改善问题开始抓起。右图还表示了Ｄ－ＲＡＭ的缺陷密度和chip面积的推移。缺陷密度的管理水平每到一个新的世代，就减少50%。 「問題-1」 一般说来，Ｄ－ＲＡＭ大概每3、4年就进行一次更新換代，同时集成度也变成（　　　）。 Ａ；4倍 Ｂ：2倍 Ｃ：3倍 Ｄ：8倍 「問題-2」 在蚀刻工程上，晶圆上面发生了40个dust。如果有效数量为200个的话，该工程的良品率为（ ）。 Ａ：20％ Ｂ：40％ Ｃ：60％ Ｄ；80％ *