基于FPGA控制的高速数据采集系统设计.pdfVIP

1072 2003年全国单片机度嵌入式系统学术年会论文集(下册) 基于FPGA控制的高速数据采集系统设计 唐颖 阮文海 浙江树人太学信息科技学院，杭州，310015 摘要本文介绍了一种用FPGA实现对高速A／D转换芯片的控制电路，讨论了这一控制电路设计思 想，提出了更好地解决高速A／D采样与较慢速的单片机数据处理间矛盾的链接方法。 关键词 高速A／D转换，单片机，FIFO 引 言 对A／D器件进行采样控制，传统的方法多数是用CPU或单片机完成的。其编程简单，控制灵活，但缺点 是控制周期长，速度慢。特别是对高速转换的A／D转换器来说，其转换速度很快，这时，单片机的慢速极大地 限制了A／D转换速度。如用于视频信号采样的高速A／D器件．II。C5540，采样速度达40 MHz，采样周期是 0．025 ps，远远小于一条单片机的指令周期。因此单片机对于此类高速的A／D器件完全无从控制。单片机系 统无法实现小于其指令周期的高速数据传输和数据采集。虽然单片机的速度在不断提高，但指令周期一般还 在微秒量级，限制了单片机在高速数据传输领域内的应用，如网络通信、视频处理等高速数据采集领域的应用。 2设计思想 为了解决这一问题，笔者在用单片机进行高速数据采样的设计过程中，对其数据采集系统采用了大规模可 编程芯片FPGA，直接控制高速A／D转换器的采样，然后将转换好的二进制数据迅速存储到存储器中，在完成 对模拟信号的一个周期的采样后，利用单片机强大的数据处理能力，由单片机将存储器中的采样数据读出 处理。 但是如何解决高速采样数据的存储问题呢?一般的采样存储器可以有多种方式实现。一种是用外部随机 存储器RAM，其优点是存储量大，缺点是需要外接芯片．且常用的RAM读写速度较低．特别是在存储数据时 需要对地址进行加1操作．影响数据写入速度。另一种是用内部随机存储器RAM，在大部分FPGA器件中都 含有EAB模块，由此可配制成不同类型的内部高速RAM，但在使用中仍然存在需要对地址进行加1操作而影 响数据写人速度的缺点。 以上两种存储方法均存在着每存一个数要对地址进行加l操作的问题，速度不快．达不到高速采集的要 的存储器，因为FIFO的写入时间只有一个时钟周期，因此决定使用FIFO作为采样存储器。 3芯片介绍及控制电路设计 艺制造，精度为8位，转换速率为20MSt’s(每秒采样20M次)。 TI，C5510是以流水线的工作方法进行工作的。它在每一个cI．K DGND REFB 周期都启动一次采样，完成一次采样。对于需要设计的采样控制 REFBS 器．可以认为，每加一个采样cI，K周期，A／D就会输出一个采样 AGND 数据。 AGND ANALOGnq TI，C5510引脚功能如图1所示。 VDDA cl，K 时钟信号输入。 REFT REFTS In Analog 模拟信号输入。