基于USB总线的边界测试主控系统的设计.pdfVIP

基于USB总线的边界测试主控系统的设计.pdf

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
中图分类号:TN407 文献标识码:A 录用稿件 基于USB总线的边界扫描测试主控系统的设计 薛 军 潘高峰 朱 莉 (中国卫星海上测控部, 江苏 江阴, 214431) 【摘 要】分析了边界扫描测试技术的工作机制对测试主控系统的功能需求,提出了一种基于USB总线的低成本 边界扫描测试主控系统的硬件设计方案。该系统以便携式计算机为平台,用FPGA实现JTAG主控器生成满足 IEEE1149.1协议的边界扫描测试信号,并用普通的SRAM实现存储器共享。该系统可以对系统级、PCB级和芯片级 集成电路进行边界扫描测试以及进行边界扫描测试的研究和实验。通过试验,系统性能满足设计要求。 【关键词】测试系统 边界扫描 USB2.0 AUSB­basedBoundaryScanTestingSystem Xuejun Pangaofeng Zhuli (MarineDepartmentofSatelliteTracingandMetering,JiangyinChina,214431) Abstract:Themechanismofboundaryscantestandthefunctionalrequirementofboundaryscan testerareanalyzed,andaUSB­basedboundaryscantestingsystemispresented.Inthesystem, notebookPCworksasaplatform,theJTAG controllerthatgeneratetheboundaryscantestingsignals isrealizedbyusingFPGAchip,andSRAMchipsisusedasthesharedmemory.Itcanbeusedinthe boundaryscantestingofICandPCB,aswellasintheresearchandexperimentofthetechnology.By experiment,thesystemfunctionsatisfydesignrequest. Keyword:testsystem;boundaryscan;USB2.0 1 前言 随着超大规模集成电路(VLSI)、表面安装器件(SMD)、多层印制电路板(MPCB) 等技术的发 展,使得统一测控系统综合基带印制电路板上电路节点的物理可访问性正逐步恶化,电路和系统 1 的可测试性急剧下降,常规测试面临挑战。通过研究VLSI 芯片资料表明,大多数VLSI芯片都 带边界扫描结构,如果将边界扫描技术应用到板级测试中,无疑将对电路板的连接故障和器件 失效的准确诊断起到非常重要的作用。边界扫描测试主控系统是实现这一技术必不可少的硬件 系统。 从JTAG(Joint Test Action Group)提出该技术至今的十几年中,边界扫描测试技术已得到 2 了一些应用,并将有广阔的应用前景。本设计在分析边界扫描测试受控系统工作机制的基础上 提出一种基于USB总线的边界扫描测试主控系统的设计方案和实现电路。该方案具有结构简单、 成本低、便携性的特点。 2 功能需求 IEEE1149.1标准规定的边界扫描测试受控系统的体系结构包括四个测试访问端口(又称 JTAG接口):测试数据输入端口TDI,测试数据输出端口TDO,测试时钟TCK,测试方式选择TMS。3 主要硬件单元为TAP控制器,指令寄存器,边界扫描寄存器及旁路寄存器。可选的有测试复位输 入TRST及其他可选的测试数据寄存器。指令寄存器和所有测试数据寄存器的工作由TAP控制器产 生的信号来控制。TAP控制器是一个时序电路,由TMS和TCK信号驱动。TAP控制器共有16 种状态, 其状态转换满足IEEE1149.1标准定义的状态要求。TAP控制器的这些状态提供了边界扫描测试所 需的全部过程,其中包括:1)提供信号将指令移入指令寄存器中;2)提供信号将测试数据移 入测试数据寄存器中(经TDI),并把测试响应数据从这些寄存器移出(经TDO);3)提供信号完成 测试操作,如捕获

文档评论(0)

docindoc + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档