【数字逻辑课件】触发器－逻辑电路的记忆元件.pptVIP

“攻城不怕坚，读书不怕难，世上无难事，只要肯登攀！” ——与有“畏难”情绪的同学共勉 从今天抓起，从现在抓起。 此时跟进，尚来得及；此时继续放弃，只能来年重修！ 解决学习动力问题： 要我学？ 我要学！自觉学！ 为谁学？为自己的前程学！ 期中不考试，自觉去复习。第二次实验搞清楚！ §1. 触发器－逻辑电路的记忆元件 §1.1 触发器工作原理(R-S基本触发器) §1.2 电位触发器（Latch，锁存器） §1.3 边沿触发器（D触发器） §1.4 主从触发器（J-K触发器） 触发器－逻辑电路的记忆元件 能存储1位二进制数是基本要求。 为了好用，便于控制，才有了电位触发，边沿触发，主从触发三种触发方式。 抓住了触发方式，就抓住了问题的本质！ 不同触发方式，都反应在波形图上！ 要看懂波形图，理解波形图！ R-S基本触发器时序图 时序图(Timing Diagram) (没考虑延迟） 电位触发器时序图 时序图(Timing Diagram) 正边沿D触发型时序图 正边沿D触发型与电位触发器比较 正边沿D触发型与电位触发器比较 边沿触发器：CP正跳变之前来到的数据,一定要延迟到CP正跳变来到时才被接收(Store)，因此称为“延迟型触发器” (Delay-FF). 电位触发器：E=1时，Q紧跟D电平的变化，D的变化立即就反应到Q的状态，因此也称对电位是透明的(Level Transparent)。 §1.3 边沿触发型(D触发器) D触发器工作原理 cp↑时, D=1, 门4＝0, Q=1; 触发器Ⅱ记忆“0”态,维持门4输出为0; 门4输出和门3相连,阻塞输入D的变化对门3影响,维持门3输出为1. 此时即使D变化，也会保持维持门3输出为1.因此，黄线称“维持1、阻塞0”线。 D触发器工作原理 cp↑时, D=o, 门3＝0, Q=1; 触发器III记忆“0”态,维持门3输出为0; 门1门4输出和门2相连, 使门2输出0，维持门4输出为1. 此时即使D变化，也会保持维持门4输出为1.因此，黄线称“维持0、阻塞1”线。 D触发器的直接(异步)置0,置1功能 D触发器的直接(异步)置0,置1功能 不论CP=0期间还是CP=1期间，只要有 ，就有 当 撤除后，Q=0将一直保持到下一个CP正跳变来到为止。 D触发器功能表 几种D 触发器集成电路器件 正边沿D触发器的开关参数 1. 描述输入数据和CP之间关系的参数 数据建立时间tsu(set up) 数据保持时间th(hold) tsu =tpd1+ tpd2 （2级门延迟） 在CP到来之前，数据应该等在门3门4输入 th =tpd3 （1级门延迟） CP到来以后D不能立即就撤，必须等待触发器稳定，即由门1门3组成的触发器已经“记忆”. 因此，D必须要保持一定的宽度！ 数据建立时间 D需要提前于CP形成互补数据，等候在门3、4入口。 数据保持时间 Data的撤除应该在CP正跳变之后(Delay-FF) 2. 描述传输延迟的参数(Propogation)tpd CP脉冲前沿到触发器翻转的时间tpd cp Q 正边沿D触发器的开关参数 3. 描述CP脉冲宽度的参数 twCP- = tsu 负脉冲准备数据 twCP+= tpdCP－Q,Q 正脉冲触发器稳定翻转 Tmin = twCP- + twCP- fmax = 1/Tmin 两种基本触发器的应用比较(1) 例: 4位锁存器和D触发器同时接受加法器的结果： 两种基本触发器的应用比较(2) 两种基本触发器的应用比较(3) 对于Latch：E=1来到时，Data可以不确定；但E=1快结束时，Data必须确定 两种基本触发器的应用比较(4) 对于Delay FF：时钟正跳变到来的时候Data必须确定。 两种基本触发器的应用比较(5) 两者使用中都应合理安排好E/CP与D的配合关系, 可以躲开D端干扰。 D触发器的数据一定要比CP先来，但可以先撤，不会影响触发器状态！ 电位触发器的数据可以比E晚来，但不能早撤，否则就要影响触发器状态！ 两种基本触发器的应用比较(5) 两种基本触发器的应用比较(6) 通过设计E/CP与