【数字逻辑课件】主从触发器MasterSlaveFF.pptVIP

§1.4 主从触发器(Master Slave FF) §1.4.1 主从触发器的原理 单端输入，可消除不允许状态。 §1.4.2 主从J-K触发器 1.4.2主从J-K触发器 缺点：在CP=1期间，J、K不允许变化!如果J、K在CP＝1期间变化的话，触发器的状态就不满足功能表。 JK触发器抗干扰能力差。 虽然J-K触发器的最终状态是在负脉冲时的状态，但不是边沿触发器，而只能是 “主-从触发器”。 主从J-K触发器 触发器功能特点决定了时钟配合方式 J-K触发器增加直接置位-复位 J-K触发器应用：计数器 J-K触发器应用：计数器 J-K触发器的开关参数 1. 数据建立时间tsu(set up) 主触发器在正脉冲时间接收数据，要稳定。 tsu =tpd2+ tpd3 + tpd4 － tpd9 （2级门延迟） 数据保持时间th(hold) th =0 CP＝0，封锁门1门2，JK的变化不会影响触发器状态。 J-K触发器的开关参数 J-K触发器的开关参数 3. 描述CP脉冲宽度的参数 twCP＋ = tsu 正脉冲准备数据 twCP－= tpdCP－Q,Q 负脉冲触发器稳定翻转 Tmin = twCP- + twCP- fmax = 1/Tmin §1.5 T触发器 触发器的功能互换 D ?T, (J-K)?T (J-K)?D， D ? (J-K) 触发器小结： 触发方式是关键：边沿、脉冲、电位 触发方式不同，触发器功能完全不同 用的最多是D触发器，JK只作计数器 几种的触发器功能可以互换的 触发器的时钟关系配合最重要 §1.6 触发器的时钟偏移 E.g. 移位寄存器 关于时钟偏移 关于时钟偏移 多个触发器组成的电路开关特性 开关特性 开关特性 估算系统的最高时钟频率： §2.同步时序电路的分析 §2.同步时序电路的分析 同步时序电路的概念： 各触发器使用同一个CP; 只有约定时钟到来，电路状态才能改变 一个脉冲只能改变一次状态 同步时序电路的分析工具： 状态图(State Diagram) 状态表(State Table) 状态表、激励表、状态图与状态方程 功能表：描述电路输入输出关系 时序电路涉及触发器及电路的状态变化，必须引入状态表、状态图等工具 现态Qn ：时钟到来之前电路的状态 次态Qn+1 ：时钟到来之后电路的状态 状态表与状态图：反映输入与状态转换的关系 状态方程：状态转换的表达式 激励表：从现态转变到次态，对输入数据的要求 触发器的状态表、激励表、状态图与状态方程 触发器的状态表、激励表、状态图与状态方程 功能表 触发器的状态表、激励表、状态图与状态方程 触发器的状态表、激励表、状态图与状态方程 同步时序电路的分析步骤 根据电路图列出电路输出函数，触发器激励函数(控制函数) 根据电路输入和触发器激励函数求状态表 画状态图，时序图 分析电路外特性和功能 例题1：时序电路分析 例题1：时序电路分析-表达式和状态表 例题1：时序电路分析-状态表和状态图 例题1：时序电路分析-时序图 作X=010111100的时序图： 例题2：时序电路分析-电路图和状态图 例题2：时序电路分析-状态表 例题2：时序电路分析-时序图 例题3：时序电路分析-电路图和表达式 例题3：时序电路分析-状态表 例题3：时序电路分析-状态图 例题4:时序电路分析-J-K组成的电路图 例题4：时序电路分析-状态表 例题4：用D触发器实现上述功能 习题：5.2; 5.3; 5.7; 5.8(控制端为3个或非门); 5.10 Q CP D CP Z X 写出D、Z表达式： CP X Z 简化的电路图 (习题5.1) 状态表 0 1 1 0 1 1 0 1 0 0 0 0 1 1 1 0 1 1 1 0 Qn+1 Z Qn X D 状态表 X/Z 功能：X=0, 保持 X=1, 计数 0 1 1 0 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 1 Qn+1 Z D Qn X