【数字逻辑课件】同步时序电路.pptVIP

数电讲义试用版 请不要将此版本传播,因为它可能含有错误,如果你发现任何错误或疑问,请尽快给NOWHEREMAN发信 我修改后会上载到SERVER1 加强交流沟通,网上及时反馈 yangshq@tsinghua.edu.cn 第三章 同步时序电路 Synchronous Sequential Logic Circuit 组合逻辑：电路的输出只是和当前状态有关，和过去的状态无关。 时序逻辑电路与组合逻辑电路的区别 组合逻辑电路某一时刻的输出只取决于此时刻的输入。 时序逻辑电路某一时刻的稳定输出不仅取决于当时的输入，还取决于过去的输入(历史状态)。 因此记忆元件(Memory Devices)是时序逻辑电路的基本元件。 计算机中的实现记忆存储功能的元件有多种：磁存储、光存储、半导体存储（电存储）。 时序逻辑电路中的记忆元件一定要是可以任意修改的，可以控制的。这种元件称为“触发器”。 §1. 触发器－逻辑电路的记忆元件 什么叫触发器？能存储1位二进制数的记忆元件。 为什么叫触发器？在外部信号控制下“一触即发”！ 触发器名字取得好！源于英文：trigger（扳机，起动器）和 Flip-Flop（啪嗒啪嗒的响声或动作，翻筋斗） 触发器的英文缩写：FF，来自Flip-Flop 触发器有好多种，如何分类？ 按时钟(Clock Pulse)控制方式分类 电位触发方式FF (Level Trigger) 边沿触发方式FF (Edge-Trigger) 主-从触发方式FF (Master-Slave 或 Pulse-Trigger ) §1. 触发器 按功能来分类： D触发器(Delay) R-S触发器(Set-Reset) J-K触发器 T触发器(Toggle) 重点掌握：边沿触发方式的D触发器 §1.1 触发器原理 与非门构成的“直接置位-复位型R-S触发器” 或称“R-S基本触发器” 触发器的功能特点 有两个稳定的互补输出Q,Q。 当Input 来到时，触发器接收数据； 当Input 撤除时，触发器保持状态（记忆功能）。 交叉耦合使得触发器可以保持状态 有稳定的状态，能够接收外来数据,改变状态，能保持状态。 触发器状态的定义 R-S基本触发器时序图 时序图(Timing Diagram) (没考虑延迟） R-S基本触发器的不足 由与非门组成的R-S基本触发器可以实现记忆元件的功能，但是由于当R-S端从“00”变化到“11”时，触发器的下一个状态不能确定，因此不能直接使用。 由或非门和与或非门组成的R-S基本触发器同样存在这一问题。 因此，要对触发器的输入加以控制。 实际应用的触发器是电位型或脉冲型触发 §1.2 电位触发器(Latch)电位触发器问题的提出：对RS有控制E (Enable) R-S型电位触发器 R-S电位型与直接置位-复位型触发器比较 R-S电位型触发器增加了控制端E S=1,触发器置位;R=1,触发器复位.R-S的意义更直观。 E=0时，保持触发器稳定状态不被破坏。 但是，在E=1且R-S=“11”时, 同样存在不定状态。 如何R-S触发器的消除不定状态？ §1.2电位触发器(Latch) 电位触发：在控制电位E的控制下接收数据。 E＝0，不接收外部输入．由于交叉耦合的作用，保持原有状态． E＝1,D以互补的形式进入,Q=D, Q= D，排除了RS＝00或11的情况，也就排除了Ｑ=Ｑ 的情况，不会出现不定状态。 §1.2电位触发器(Latch)与或非门组成的电位型触发器 电位触发器 时序图(Timing Diagram) 电位触发器(锁存器)的应用 暂存器(Latches for temporary data storage) 不同形式的电位触发器(1) 不同形式的电位触发器(2) 不同形式的电位触发器(3) 不同形式的电位触发器(4) 尖峰出现原因： 不同形式的电位触发器(5) 不同形式的电位触发器(6) 消除尖峰的方法 增加使能控制端E(Enable) 用电容滤除尖峰 在电路上去掉产生尖峰的逻辑条件！ 当电路中出现 F＝A＋A 的逻辑组合时，增加一个或项，强迫F＝1。 例如，前述电路中当 D＝Q＝1时， F＝E＋E，在输入端增加了 DQ，抑制了Q端产生尖峰的条件。 消除尖峰的方法 §1.3边沿触发型FF(D型触发器) 原理：接收时钟脉冲CP某一跳变来到时的输入 边沿触发型FF 边沿触发器与电位触发器的比较： 边沿触发型FF 正沿D触发器结构： 触发器习题： 3.25, 3.27, 3.28 作业中的问题 存在抄袭现象 书写不规范，不认真 没有中间过程 时序图的时间关系要对应