数字电子技术基础简明教程组合逻辑电路讲义.ppt

一、二进制译码器设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。n位

二进制代码2n位

译码输出二进制译码器译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输出高电平有效译码输出011111101101110110111000Y3Y2Y1Y0A0A1译码输入0000译码输出低电平有效第62页，共118页，星期日，2025年，2月5日1、3位二进制译码器真值表输入：3位二进制代码输出：8个互斥的信号第63页，共118页，星期日，2025年，2月5日逻辑表达式逻辑图电路特点：与门组成的阵列第64页，共118页，星期日，2025年，2月5日2、集成3线－8线译码器A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），S1、、为选通控制端。当S1＝1、时，译码器处于工作状态;当S1＝0、时，译码器处于禁止状态。16151413121110974LS13812345678VCCY0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y7GND74LS138Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTA(a)引脚排列图(b)逻辑功能示意图第65页，共118页，星期日，2025年，2月5日0111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111××××011111111×××1×Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA输出输入CT74LS138真值表允许译码器工作禁止译码Y7~Y0由输入二进制码A2、A1、A0的取值决定。011111111111111111010101010101010100010000000000输出逻辑函数式Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。其输出端能提供输入变量的全部最小项。第66页，共118页，星期日，2025年，2月5日3、二进制译码器的级联当输入二进制代码的位数比较多时，可以把几个二进制译码器级联起来完成其译码操作。下图是把两片74LS138级联起来构成的4线－16线译码器。1Y0Y1Y7A0A1A2STBSTCSTA74LS138(1)Y0Y1Y7A0A1A2STBSTCSTA74LS138(2)A0A1A2A3············当A3＝0时，片(1)工作，片(2)被禁止。