FPGA实现数字相敏检波（DPSD）.pdfVIP

FPGA实实现现数数字字相相敏敏检检波波（（DPSD））

原理是从⽹上论⽂找到的，⼤家⾃⼰找⼀下。相敏检波利⽤相关原理，能够⼗分有效地从噪声中提取出与参考信号具有相关性的待测信号

的幅度和相位信息，同时忽略不相关的背景噪声的⼲扰。

⼀、数字相敏检波原理

待测信号：x(t)为待测信号s(t)与系统噪声n(t)的叠加，表达式为：x(t)=s(t)+n(t)=Acos(wt+θ)+n(t)

r(t)为与待测信号s(t)同频率的参考信号，在r(t)与s(t)的相位关系不明确的情况下，欲测得s(t)的幅度A与相位差Θ，需要采⽤两组正交的参考信

号r1(t)和r2(t)同时完成相敏检波流程。假设参考信号幅值为1，相位为0，既：

r1(t)=cos(wt),r2(t)=sin(wt),

经过运算：

若认为噪声为随机噪声，与参考信号⽆关，则要积分时间⾜够长，n(t)的影响可以被消除得

显然，结合R1和R2即可求得待测信号的幅度A与相位θ。

⼆、DPSD算法实现

DPSD是上述模拟相敏检波的数字实现⽅式，⽤数学⽅式⾯熟相关算法的表达式为：

从公式中，可以看出，DPSD算法需要对待测信号进⾏AD转换后再完成两者的乘法和累加操作，在这个过程中，诸多因素都可能对

DPSD算法的精度照成影响。算法输出信噪⽐与测量时间成正⽐，且在满⾜奈奎斯特采样率的前提下，采⽤频率对信噪⽐⽆直接影响。但若

考虑到电路中带通滤波器性能和采样率不⾜可能带来频率混叠，对⾼采样率对抑制ADC量化误差的积极作⽤，适当提⾼采样率对DPSD算法

精度多少有些好处。

FPGA逻辑功能框图如下：