第五章(3) TMS320C5x芯片的外部接口.pptVIP

程序储存器与DSP芯片的连接 存储器产品与DSP的接口举例2： 数据存储器：以Winbond 公司的 W26010A（64K 16High-speed COMS static RAM）为例： 特点：高速COMS工艺制造，速度15/20/25ns +5V供电电压 全静态操作（不许要刷新时钟） 输入、输出与TTL电平兼容 三态输出 数据输出：LB（I/O1-I/O8）,UB(I/O9- I/O16) W49F102 器件引脚图： ? W49F102 器件引脚图 程序储存器与DSP芯片的连接：： 存储空间 C54 DSP 是由三个独立空间组成： 程序空间 数据空间 I/O空间 处理器状态寄存器的三个数据位控制着存储器的配置：MP/MC、 OVLY、DROM 位于处理器状态寄存器 （processor mode status register — PMST）中。 C541存储器映射图： ? 存储空间 程序存储器 数据存储器 I/O空间? 程序存储器： 程序储存器的最大地址空间为64K。 片内的ROM、DARAM、SARAM都可以通过软件映射到程序空间。 这些片内储存器映射到程序空间后，程序地址发生器（program address generation unit） 将程序地址总线连接到这些存储器的地址线上。 程序储存器的配置 MP/MC 和 OVLY 位表示使用了哪些片内的程序存储器。 系统复位，MP/MC管脚的当前状态逻辑电平写入PMST寄存器的 MP/MC 位，指示处理器是否使用片内ROM。 MP/MC = 1，器件定义为微处理器模式，屏蔽了片内的 ROM ； MP/MC = 0，器件定义为微机模式，片内ROM 有效。 MP/MC 管脚只有在系统复位时是有效的。可以通过软件设置PMST寄存器中的MP/MC位，屏蔽或使能片内ROM。 片内 ROM 的结构 ： 片内的ROM是按照块结构组织的，这样可以提高程序的执行效率。例如，程序可以在一个ROM块中取指令的同时，还可以同时读取另外一个ROM块中的数据。 不同器件的块结构是不同的，一般的块分为2K、4K、8K。对于2K-ROM 的芯片，块结构为2K；对于4K-ROM 和 28K-ROM 的器件，一般块结构为4K；对于16K-ROM 和 48K-ROM 的器件，一般块结构为8K。 数据存储器 ： C54的数据储存器最大为 64K×16-bit；数据储存器包括片内（on-chip）储存器和片外（off-chip）储存器。部分的C54X的DSP片内的ROM可以通过软件设置PMST寄存器中的DROM位映射到数据区。 为了提高程序的执行效率，片内的 RAM 被划分为多个块。例如，你可以在一个周期内执行两个数据的读操作和一个数据的写操作。下图为C541片内 RAM 的块结构，5K的片内RAM分为5个块，每个块为1K。 外部接口（续1） 外部接口包括： 系统复位???? 系统控制接口 ?两个串行通讯接口 ?数据、地址总线接口 ?外部中断接口 外部DMA控制接口 ?通用I/O ?定时器输出 HPI接口（C542） 外部总线接口 介绍外部总线操作、存储器控制和I/O通道。 TMS320C54 DSP的外部总线操作包括软件等待、块切换逻辑和保持逻辑。 外部总线 外部总线控制 Hold mode 外部存储器 存储空间 外部总线 外部总线接口包括数据总线、地址总线和一些对外部存储器和I/O口控制信号线。 MSTRB信号控制存储器（程序或数据），IOSTARB信号控制I/O口；R/W信号控制数据方向。 READY 信号和软件等待状态发生器允许处理器与不同速度存储器和I/O设备连接。当与速度慢的外部设备连接时，CPU等待外部设备的准备就绪信号（READY）后才继续执行。 在一般情况下，等待状态只需要在两个不同的存储设备之间切换时插入，在这种情况下，可编程的块切换逻辑单元将自动插入一个等待状态。 在保持模式下，允许一个外部设备控制C54x DSP的外部数据总线，使用它的外部程序、数据和I/O空间。有两种类型的保持模式：正常模式和DMA模式。 当CPU指向内部存储器时，数据总线被自动置为高阻态。但地址总线和存储器选择信号（PS，DS，IS）仍保持原状态。MSTRB, IOSTRB, R/W, IAQ, 和 MSC 信号保持激活状态。 当 PMST中的 AVIS（ address visibility mode bit）置1时，内部的程序地址指向外部总线，并且 IAQ 为激活状态。当CPU 指向外部的数据或I/O空间时