电工电子技术上 下册第2版 肖志红第13章.ppt

例13.28 设计一个二选一多路开关。 二选一多路开关的逻辑图如图13-78所示，该电路有两个数据输入端a、b，一个地址输入端s输出为y。 图13-81 二选一多路开关的逻辑图 LIBRARY IEEE； USE LEEE. STD_LOGIC_1164.ALL； ENTITY mux2 LS PORT (a,b：IN STD_LOGIC； s： IN STD_LOGIC； y：OUT STD_LOGIC； END ENTITY mux2； ARCHITECTURE behave OF mux2 LS BEGIN y = a WHEN s = ‘0’ ELSE b WHEN s = ‘1’； END ARCHITECTURE behave； 二选一多路开关的VHDL程序： 从上面的的程序可以看出，它们都是有三个类似的部分组成，事实上，一个完整的VHDL程序总是由库说明部分（LIBRARY），实体（ENTITY）和结构体（ARCHITECTURE）等三部分组成，配置（configuration）、包集合（package）是可选部分。 VHDL程序中字母不区分大小写，一般将VHDL关键字用大写字母表示，用户自定义的标识符用小写字母表示。 1. 74160组成的60进制计数器。 图13-82 74160构成的异步60进制计数器 13.10 工程应用举例 2. 测井深度测量系统 图13-83 测井深度测量系统框图 图13-84 电机正、反转时光电编码器输出 图13-85 鉴相器电路 （1）鉴相器电路 倍频电路就是一个异或电路，电路输入输出波形如图13-86所示。 (2) 倍频电路 深度模拟仿真电路如图13-87所示。该电路的主要作用是代替光电编码器产生如图13-84的波形。U1是一个555定时器构成的多谐振荡器，产生脉冲信号。U2A是一个D触发器，作用是分频，使得U2A的输出脉冲频率是U1输出的1/2。后面的两个D触发器负责产生两个相位互差90度的脉冲信号。R2和R4电阻的作用是使得后边的负载输入端不至于悬空。 13.11 数字电路的仿真 1. 深度模拟电路 图13-87 深度模拟仿真电路 仿真结果如图13-88所示。 图13-88 深度模拟电路仿真结果 鉴相器仿真电路如图13-89所示。由一个反相器和三个D触发器构成。电路输入由一信号发生器产生脉冲信号，U2A和U6B各是一个由D触发器构成的2分频电路，上升沿触发。信号发生器的输出一路直接触发U2A，另一路经过反相器触发U6B。这就产生了两个相位互差90度的脉冲信号，这两个信号一个做U5A的触发端，一个做时钟端，就可以在U5A的输出端产生高电平和低电平信号了。仿真结果如图13-90所示。 2.鉴相器电路 13.11 数字电路的仿真 寄存器是一种被大量使用的时序逻辑电路，用于存储少量的二进制代码或数据。常用的寄存器类型按功能分有数码寄存器和移位寄存器(Shift Register)两类。数码寄存器的结构比较简单，数据输入输出只能采用并行方式；移位寄存器的结构稍复杂，数据的输入与输出可以根据需要决定采用并行与串行工作方式，应用灵活，用途广泛。 13.7 寄存器与计数器 13.7.1 寄存器 图13-69为四个D触发器构成的四位数码寄存器。清零信号 是使得该电路初始状态为零。 是准备存储的数据。在CP脉冲的上升沿作用下， ，则输入端的数据 就被送到了输出端。 图13-69 四个D触发器构成的四位数码寄存器 1. 数码寄存器 13.7.1 寄存器 2.移位寄存器 13.7.1 寄存器 图13-70 四个D触发器构成的右移移位寄存器 （1）异步二进制计数器 图为三位异步二进制计数器，其电路如图13-71所示。 图13-71 三位异步二进制计数器电路 13.7.2 计数器 1. 二进制计数器 计数脉冲数 二进制数 十进制数 Q2 Q1 Q0 0 0 0 0 0 1 0 0 1 1 2 0 1