电子技术实验报告5触发器及其应用.docxVIP

学生实验报告 系别 电子信息学院 课程名称 电子技术实验 班级 10通信A班 实验名称 实验五触发器及其应用 姓名 葛楚雄 实验时间 2012年5月16日 学号 2010010101019 指导教师 文毅 报告内容 —、实验目的和任务 掌握基本RS、JK、T和D触发器的逻辑功能。 掌握集成触发器的功能和使用方法。 熟悉触发器之间相互转换的方法。 二、实验原理介绍 触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关， 而且还与原先的输岀状态有关。触发器有两个稳定状态，用以表示逻辑状态“L和“(F,在一定的外界信 号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件, 是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器 图14-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。 基本RS触发器具有置“(F、置“1和保持三种功能。通常称g为置“广端，因为S=0 nj*触发器被置“IS 斥为置“(F端，因为斥二0时触发器被置“(F。当5=^ = 1时状态保持，当S=~R= 0时为不定状态，应当避 免这种状态。 基本RS触发器也可以用两个“或非门”组成，此时为高电平有效。 —Q —Q 图14-1二与非门组成的基本RS触发器 (a)逻辑图 (b)逻辑符号 基本RS触发器的逻辑符号见图14-l(b),二输入端的边框外侧都画有小圆圈，这是因为置1与置0 都是低电平有效。 2、JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实 骑采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚逻辑图如图14?2所示；JK触发器 的状态方程为： qe=jq”+Rq” 0 -J 8 Q - OCLK -K 6 Q O 0 图14?2 JK触发器的引脚逻辑图 其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组 成“与”的关系。Q和◎为两个互补输入端。通常把Q=0、Q = \的状态定为触发器“(T状态；而把Q=l, 2=0 定为T状态。 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 CC4027是CMOS双JK触发器，其功能与74LS112相同，但采用上升沿触发，R、S端为高电平有 效。 3、T触发器 在JK触发辭的状态方程中，令J=K=T则变换为： q”+i = t? + TQn 这就是T触发器的特性方程。由上式有： 当 T=1 时，Qn+l = Qn 当 T=0 时,QH+l = Qn 即当T二1吋，为翻转状态；当T二0吋，为保持状态。 4、D触发器 在输入信号为单端的情况下，D触发器用起来更为方便，其状态方程为： 旷=D 其输出状态的更新发生在CP脉冲的上升沿，故乂称为上升沿触发的边沿触发器，触发器的状态只 取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形 发生等。有很多型号可供各种用途的需要而选用。如双DC74LS74, CC4013),四D(74LS175, CC4042), 六 D (74LS174, CC14174),八 D (74LS374)等。 图14?3为双D (74LS74)的引脚排列图。 Q A D 8 Q — CLK e q 0 图14?3 D触发器的引脚排列图 5、触发器之间的相互转换 在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但是可以利用转换的方法获得具 有其它功能的触发器。例如将JK触发器的J、K两端接在一起，并认它为T端，就得到所需的T触发 器。 JK触发器也可以转换成为D触发器，如图14?4所示。 D — C J Q 1 T C c CP K 图14?4 JK触发器转换成为D触发器 三、实验内容和数据记录 实验内容一、RS触发器功能测试 实验方法： 用74LS00组成RS触发器； R、S端分别接逻辑开关K, Q端接逻辑电平显示端I丄L2。 3.实验结果填入记录表即可。 R S QH+l Q,l+ 0 0 1 1 0 1 1 0 1 0 0 1 1 1 QH Qn 内容二、JK触发器74LS112功能验证方法 1?R、S端和J、K端分别接逻辑开关Ki; CP1接P端，加单次负脉冲，Q1端接电平显示器L。 3?先验证RS的置位、复位功能。 R二S二1时，改变J、K组态，记录输出端的状态。填入记录表，验证功能。 将JK触发器的J、K端连着一起，构成T触发器。在CP端输入lKHz连续脉冲，观察Q的变化，用双踪 示波器观察CP、Q和Q的波形，注意相位关系，描绘之。 Vcc Rdi Rd 2 J2 S?2 Q2 16 1 2 74LS112 3 4 5 6 9 7 J