教授数字逻辑电路.pptVIP

Q C B A 例4：逻辑电路图及A、B、C的波形如图所示，试画出Q的波形（设Q的初始状态为“0”）。 （设Q的初始状态为“0”） 例5： 设触发器输出Q0、 Q1的初始状态为“0” 例6： 例7：画出Q0和Q1的波形。设触发器输出Q0 、Q1的初始状态为“0” 1 2 3 4 t O t O t O 5 6 7 8 两触发器都是在CP的下降沿动作 第5章 时序逻辑电路 考试要求：理解时序逻辑电路在电路结构和逻辑功能上的共同特点，掌握时序电路一般的分析方法和设计方法，掌握常用时序逻辑电路（寄存器、计数器等）的工作原理和使用方法。 考试重点：时序逻辑电路的分析和设计。 考试难点：时序逻辑电路的设计。 考试题型：⑴已知时序逻辑电路（多为逻辑图），分析其功能。常见的有计数器电路等。 ⑵设计时序逻辑电路。常见的有计数器电路设计（用触发器或已有的计数器产品）、序列信号发生器设计等。 例：列出下面由触发器组成的电路的逻辑状态表，并说明其逻辑功能（设Q0 、Q1的初始状态均为“0”）。 Q0 和Q1的原状态相同时，Q1的次态为“0”； Q0 和Q1的原状态相异时，Q1的次态为“1”。（异或关系） 该电路为四进制加法计数器。 例：由二﹣五﹣十进制异步计数器74LS290组成的计数器电路分别如下图（a）、（b）所示，试分析两个电路图各构成多少进制的计数器。74LS290的功能见下表。提示： 74LS290可构成两种码制的十进制计数器。外部时钟送到CP0，Q0接CP1，则Q3Q2Q1Q0输出0000～1001的8421BCD码；若外部时钟送给CP1，Q3接CP0，则Q0Q3Q2Q1输出0000～1100的5421BCD码。 （ a ）计数到“6（0110）”时立即回“0” （异步置零！） —— 6进制计数器 （b） （ b ）计数到“9（1100）”时立即回“0” （异步置零！） ——9进制计数器 （c） 图（c）构成多少进制的计数器？ 提示：此题采用置数（“9”）方法，74290是异步置“9”。 个位片每次计到10个数时，Q3Q2Q1Q0由1001→0000，其中Q3从1→0刚好可提供给十位片作时钟。 计数到“73”即个位片=0111、十位片=0011时，两片的R01=R02=1，使两片74LS290异步清零，返回“0”。从0～72循环是73 进制。 例：由74LS161构成的计数器电路如下图所示，试分析：M=1时，电路为几进制的计数器？74LS161的功能见下表。 M=1时，计数到1110（“14”）时产生有效置数信号，下一个CP来到时，置0000（“0”），同步置数！——15进制计数器 思考：M=0时，电路又构成几进制的计数器？ M=1时，计数到1100（“12”）时产生有效置数信号，下一个CP来到时，置0010（“2”），同步置数！——11进制计数器 M=0时，计数到1100（“12”）时产生有效置数信号，下一个CP来到时，置0100（“4”），同步置数！——9进制计数器 第6章 脉冲波形的产生和整形 考试要求：在理解施密特触发器、单稳态触发器、多谐振荡器工作特点的基础上；掌握它们的应用。掌握用555定时器构成施密特触发器、单稳态触发器、多谐振荡器的方法和计算。 考试重点：施密特触发器、单稳态触发器、多谐振荡器的特点和应用，555定时器的应用。 考试难点：施密特触发器、单稳态触发器、多谐振荡器的工作过程分析及相关计算式的推导。 考试题型： ⑴已知典型电路（与教材中的相同），进行有关计算。如计算施密特触发器的VT+、VT-、△VT；计算单稳态触发器输出脉冲的宽度；计算多谐振荡器的频率。 ⑵已知电路（在典型电路的基础上作改动或由集成件连接构成），分析其工作过程，常要求画输入、输出波形。 ⑶555定时器的应用。 例：555定时器的内部电路结构如下图（a）所示，（1）若用555定时器构成的施密特触发器电路如下图（b）所示，VCC= 12V，求施密特触发器的正向阈值电压VT+、负向阈值电压VT–，回差电压△VT；（2）若用555定时器构成的施密特触发器电路如下图（c）所示，VCC= 12V，VCO= 5V，再求VT+、VT–、△VT。 （a） （b） （c） 思考：若用图（b）所示的电路作脉冲鉴幅，要求能把VI中幅度大于5V的脉冲信号都检测出来，如图（d）所示，问：电源电压VCC应为多少伏？ （d） 延迟时间等于从S断开瞬间到电阻R上的电压降至 的时间，即 例：开机延时电路如图所示。若VCC= +12V，R =91k?