电子科大工程硕士在职探究生复试培训课件(108数字电路).pptVIP

* 最小积之和：圈1 最小和之积：圈0；F取非后圈1再取非。 例：求F1的最简与或表达式 例：求F的积之和的最简式及和之积的最简式。 卡诺图化简 * * 某一逻辑函数真值表确定后，下面描述该函数逻辑功能的方法中，具有唯一性的是（ ）。 该逻辑函数的最简与或式 该逻辑函数的积之和标准型 该逻辑函数的最简或与式 该逻辑函数的和之积式 卡诺图化简 对于一个逻辑函数，下列哪个说法是正确的（ )。 a) 最简表达式可能是和之积也可能是积之和形式 b) 最简表达式就是最简积之和表达式 c) 最简表达式就是最简和之积表达式 d) 最简积之和与最简和之积一样简单 * 非完全描述逻辑函数及其化简 无关项 约束项：不可能出现的取值组合所对应的最小项； 任意项：出现以后函数的值可任意规定的取值组合所对应的最小项； 无关项：约束项和任意项的统称。 非完全描述逻辑函数 具有无关项的逻辑函数 * * ?非完全表述逻辑函数的化简 无关项既可以作为“0”处理，也可以当作“1”处理 注意：卡诺图画圈时圈中不能全是无关项；不必为圈无关项而画圈。 例：F=A’D+B’C’D’+AB’C’D，输入约束条件AB+AC=0 最小积？最小和？ * 非完全描述逻辑函数及其化简 * * 数字电路 主要内容： 1、数制与编码 2、逻辑代数 3、组合电路的分析与设计 4、时序电路的分析与设计 * 组合电路的设计 问题 描述 逻辑 抽象 选定 器件 类型 函数化简 电路处理 函数 式变换 电路 实现 真值表 或 函数式 用门电路 用MSI组合电路或PLD * 举 例 用74x138实现 * 例 设X、Z均为三位二进制数，X为输入，Z为输出。要求二者之间有以下关系： 当3?X ?6时，Z=X+1; 当X 3时，Z=0; 当X 6时，Z=3。 用一片3—8译码器74x138和少量门实现该电路。 举 例 * 举 例 设计一个四舍五入电路，输入A3A2A1A0 为8421BCD 码，表示一个十进制数X，F 为输出。当X≥5 时，F=1；X5 时，F=0。 用与或两级门电路实现下面电路功能 二选一多路复用器 （Y=SD1+S’D0） * 冒险 产生原因： 静态冒险： 静态1型冒险：或门输入端同时向相反方向变化，导致0尖峰。逻辑表达：A+A’； 静态0型冒险：与门输入端同时向相反方向变化，导致1尖峰。 逻辑表达：A·A’； 判断方法：（对与或结构电路中的静态1型冒险） 卡诺图中的相切现象：若某一“与项”中的一个最小项与另一“与项”中的一个最小项相邻，则可能会出现冒险； ?消除： 对于相切边界，增加一致项（冗余项），消除相切现象； 将上述相邻的最小项合并为新的“与项”，则可起到抑制冒险的作用； * * 1) 写出下面电路的逻辑表达式； 2）找出电路的所有静态冒险。 按照逻辑式 实现的电路存在静态冒险，能够实现同样功能的无冒险电路对应的逻辑表达式为 。 * * 数字电路 主要内容： 1、数制与编码 2、逻辑代数 3、组合电路的分析与设计 4、时序电路的分析与设计 若J－K 触发器原态为“1”，控制输入J=K’=1，当有效时钟作用后状态Q*=（ ）。 * 时钟同步状态机结构 下一 状态 逻辑 F 状态 存储器 时钟 输出 逻辑 G 输入 输出 时钟 信号 激励 当前状态 下一状态：F（当前状态，输入） 输出：G（当前状态，输入） 组合 电路 状态存储器：由激励信号得到下一状态 激励方程 驱动方程 输出方程 转移方程 MEALY（米立）型 MOORE（摩尔）型 * * 试分析下图所示电路的逻辑功能。 分析时钟同步状态机。写出激励方程式、输出方程式、转移表，以及状态/输出表。（状态Q1 Q2=00~11使用状态名A~D）。 假设机器的起始状态为00，请写出当输入X=110011时的输出序列Z。 * * 用D触发器设计一个时钟同步状态机，它的状态/输出表如下表所示。使用两个状态变量（Q1和Q2），状态赋值为A=00，B=11，C=10，D=01。写出转换表、激励方程式和输出方程式，画出电路图。 S X 0 1 A B，1 C，0 B D，0 A，0 C B，1 C，1 D D，1 A，0 ? S*，Z 时钟同步状