基于AD9835低频扫频仪发射机设计.docVIP

基于AD9835低频扫频仪发射机设计 　　【摘要】根据DDS技术的基本原理和特点，本文介绍一种基于DDS芯片AD9835的低频扫频仪发射机设计方法，给出了发射机的各部分结构并对关键设计作了介绍。用此方案制作的发射机具有适合窄带、低频，且精度高、幅频特性平坦的特点。 　　【关键词】直接数字式频率合成器；AD9835；低频扫频仪；发射机 　　1.引言 　　直接数字式频率合成器(Direct Digi-tal Synthesizer，DDS)是通过相位累加、查表输出直接合成所需波形的技术。DDS技术具有频率分辨率高、频率切换速度快和频率切换时相位连续等优点，被广泛应用于扫频仪、函数信号发生器、雷达系统、通信系统中。本文将介绍一种用ADI公司DDS芯片AD9835实现100Hz～10MHz扫频仪发射机设计的方案。 　　2.DDS技术原理 　　正弦波的幅度根据以下公式变化： 　　(1) 　　其变化是非线性的，不易于产生。然而，角度变化是线性的，即相位在单位??间内变化一个固定量。角度变化规律与频率的关系为： 　　(2) 　　如图1所示。 　　由于相位随时间线性变化，在给定时间内相位变化为： 　　(3) 　　从而有 　　(4) 　　此处为参考时钟频率周期，即：，代入式(4)中可以得到 　　(5) 　　如图2所示，DDS芯片一般内部包含相位累加器、正弦表和输出数模转换器(DAC)，核心是相位累加器。相位累加器以循环计数的形式从0～计数，由主时钟驱动。相位累加器计数值为相位值经查表转换为幅度值送入DAC输出对应幅度。设相位累加器为N位，则： 　　(6) 　　所以DDS的输出频率为： 　　(7) 　　式中：f为输出信号频率，，为参考时钟。通过设置频率字即可控制输出频率，当时，输出频率最低，即频率分辨率： 　　(8) 　　最高频率理论上由奈奎斯特抽样定理决定： 　　(9) 　　实际器件最大频率只能做到参考时钟的40%左右。 　　3.AD9835介绍 　　AD9835是ADI公司生产的一款50MHz直接数字频率合成器、波形发生器。在单个CMOS芯片内集成了32位相位累加器、余弦表和10位电流DAC。提供相位调制和频率调制两种调制能力，最高支持50MHz时钟频率。 　　该芯片由5V单电源供电，工作功耗仅200mW，具有关断功能，用户可使用一个关断位在不用时关断AD9835，将功耗降低至1.75mW。AD9835频率控制精度可达40亿分之一，在50MHz最大时钟频率下可以实现0.012Hz频率精确度。 　　AD9835内部含两个频率寄存器、四个相位寄存器，输出频率和相位可以由程序选择、也可以由引脚电平高低选择来自哪个寄存器，因而很适合调制应用，如FSK、PSK等。该芯片同时具有低功耗特性，可用于信号发生器应用，如低频信号发生器、本振等。AD9835的控制接口为三线串行接口，一个写入周期写入16位数据，采用外部写入时钟，写入时钟最高20MHz，常与DSP、单片机等控制器连接。 　　高频扫频仪的上限可以到几个GHz，但下限往往不能太低，通常在10kHz左右。在音频器件测试中，往往需要测到10kHz以下。因而需要很窄的扫频带宽和很小的频率间隔。AD9835的低成本、低功耗、高精度特性刚好适合这种需求。 　　4.发射机电路设计 　　本发射机能够实现100Hz扫频带宽下100个点扫频，即精确到1Hz。输出幅度在50Ω负载上1mVrms-1Vrms可调。电路整体结构如图3所示。 　　(1)AD9835芯片电路设计。 　　本发射机中，AD9835电路如图4所示。 　　扫频仪发射机的设计中，最重要的就是幅频特性要平坦。否则，测得的滤波器网络幅频特性就不是实际器件的反映。DDS的一个特性就是输出幅度随频率增大而明显下降。在高频DDS，如AD9854等，中设计了专门弥补这一下降的反辛格滤波器。此处我们要得到的频率并不很高，但也有衰减。所以，在AD9835的第一引脚，即FSADJ，接到DAC进行微调幅。 　　(2)低通滤波器设计。 　　DDS的另一个特性是输出杂散大，必须在输出端加滤波器来抑制时钟信号。DDS的输出端滤波器一般用下降陡峭的椭圆滤波器，但椭圆滤波器通带内有起伏，巴特沃斯滤波器通带平坦，但下降较慢。为了实现通带平坦的特性，同时保证有效抑制时钟信号，我们采用200Ω匹配的高阶巴特沃斯滤波器。 　　需要注意的是AD9835为单端输出，需要采用交流耦合。 　　(3)放大、衰减电路设计 　　发射机要实现1mVrms-1Vrms的幅度可调，必须有增益可调电路。为了保证信号最好的信噪比，我们采用先放大，后衰减的方法。电路的可调幅度必须大于60dB。我们作如下设计，通过AD9835的第一引脚实现10dB任意可调，滤波器端输出经过两级放大器放大到1Vrms，末级放大器要用功