逻辑门电路-GitHub.PPT

参数是我们了解TTL电路性能并正确使用的依据。 VIL(max)：输入低电平的上限值 VIH(min)：输入高电平的下限值 VOL(max)：输出低电平的上限值 VOH(min)：输出高电平的下限值 噪声容限：在保证输出电平不变的条件下，输入电平允许波动的范围。 VNH —输出高电平的最小值时允许负向噪声电压的最大值。 VNL —输出低电平的最大值时允许正向噪声电压的最大值。 可以通过提高VDD来提高噪声容限。 扇出系数：门电路的输出端所能连接的下一级门电路输入端的个数，也称负载能力。 传输延迟时间：在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。 参数是我们了解TTL电路性能并正确使用的依据。 VIL(max)：输入低电平的上限值 VIH(min)：输入高电平的下限值 VOL(max)：输出低电平的上限值 VOH(min)：输出高电平的下限值 噪声容限：在保证输出电平不变的条件下，输入电平允许波动的范围。 VNH —输出高电平的最小值时允许负向噪声电压的最大值。 VNL —输出低电平的最大值时允许正向噪声电压的最大值。 可以通过提高VDD来提高噪声容限。 扇出系数：门电路的输出端所能连接的下一级门电路输入端的个数，也称负载能力。 传输延迟时间：在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。 Propagation delay 与电源电压及容性负载大小有关 模拟与数字电路 — 逻辑门电路 模拟与数字电路Analog and Digital Circuits 28_逻辑门电路 * 模拟与数字电路 — 逻辑门电路 * * 内容提纲 CMOS基本逻辑门 CMOS OD门 CMOS三态门 CMOS传输门 逻辑门主要参数 * 模拟与数字电路 — 逻辑门电路 * 逻辑门电路 实现基本逻辑运算和常用逻辑运算的单元电路 常用集成逻辑门电路系列 TTL： 74、74LS、74AS、74ALS等系列 CMOS： 4000系列，74HC、74HCT、 74VHC、 74VHCT、74LVC、74AC、74ACT、74AUC等系列 * 模拟与数字电路 — 逻辑门电路(1) * MOS管开关电路 当υI为低电平时 MOS管截止，相当于开关“断开”， 输出高电平 当υI为高电平时 MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平 MOS管相当于一个受控的开关 VDD Rd vO vI = H VDD Rd vO vI = L = L = H * 模拟与数字电路 — 逻辑门电路 * CMOS非门 (1) 设VTN = 2V，VTP = – 2V，VDD = 5V 0V +5V vi TP VDD vo TN G SN D SP vi vGSN vGSP TN TP vo 真值表 Y A vi (A) vo (Y) 0 1 1 0 vi vGSN vGSP TN TP vo 0V 0V -5V 截止 导通 5V 5V 5V 0V 导通 截止 0V * 模拟与数字电路 — 逻辑门电路 * CMOS非门 (2) 电压传输特性 电流传输特性 vi TP VDD vo TN * 模拟与数字电路 — 逻辑门电路 * CMOS 与非门 L VDD A B TP1 TP2 TN1 TN2 A B TN1 TN2 TP1 TP2 L 0 0 0 1 1 0 1 1 真值表 A B L N输入的与非门电路结构? 输入端增加有什么问题? A B TN1 TN2 TP1 TP2 L 0 0 截止 截止 导通 导通 1 0 1 截止 导通 导通 截止 1 1 0 导通 截止 截止 导通 1 1 1 导通 导通 截止 截止 0 * 模拟与数字电路 — 逻辑门电路 * CMOS 或非门 A B TN1 TN2 TP1 TP2 L 0 0 0 1 1 0 1 1 真值表 TP1 L VDD A B TP2 TN2 TN1 A B L N输入的或非门电路结构? 输入端增加有什么问题? A B TN1 TN2 TP1 TP2 L 0 0 截止 截止 导通 导通 1 0 1 截止 导通 导通 截止 0 1 0 导通 截止 截止 导通 0 1 1 导通 导通 截止 截止 0 * 模拟与数字电路 — 逻辑门电路 * CMOS异或门 A B L * 模拟与数字电路 — 逻辑门电路 * 示例—CMOS逻辑门 C D E C D E 分析电路逻辑功能 * 模拟与数字电路 — 逻辑门电路 * CMOS漏极开路门 (1) 简称OD门 Open Drain 可以实现线与功能 将多个OD门的输出直接连接在一起，实现所有输出的与运算 1 0 普通的逻辑门不具有该功能 可能导致器件的损毁! * 模拟与数字电路