PCM30基群帧同步电路设计报告 - Functional verification of.docVIP

PCM30基群帧同步电路设计报告 江喜平 2005-07-26 一. 功能描述 二. 系统设计 PCM30系统设计的RTL结构图如下所示： 图：PCM30系统的RTL结构图 由图可以看出，有以下的寄存器组成，分别说明如下： SHIFT_8REG是8位的一个具有移位功能的寄存器，每一次数据打入都会从这个寄存器的最低位打入，并相应进行向左移位。 ODD_110BREG是一个3位的备份寄存器，寄存器中存放的是奇数帧的同步头，也就是110。 EVEN_9BHREG是一个8位的备份寄存器，寄存器中存放的是偶数帧的同步头，也就这两个寄存器的初始值在系统一开始就打入。 ODD_SYN_REG是一个1位的寄存器，在计数器为7时将ODD_SYN这个信号打入这个寄存器，在每一个状态的开始将这个信号置位0表示没有奇帧同步信号。 EVEN_SYN_REG是一个1位的寄存器，在计数器为7时将EVEN_SYN这个信号打入这个寄存器，在每一个状态的开始将这个信号置位0表示没有偶帧同步信号。 FRAME_256CNT是一个8位的计数器，这个计数器在进入FIRSTF_SH时开始都清零并计数，在每一个时钟沿都会计数。在BIT_SH状态不需要关注这个计数器。 ODD_EVEN_REG是一个1位的寄存器，这个寄存器的主要功能是标志每一帧的同步头检测是进行奇检测还是偶检测。在FIRSTF_SH状态会对这个寄存器赋初始值，表明第一帧是偶帧还是奇帧，1表示奇帧0表示偶帧。以后在每一个状态的开始都会将整个寄存器的值置反，使用FRAME_256CNT为255作为判断条件。 图中的比较电路，主要是比较当前寄存器中的内容是否满足同步帧的帧头，如果检测到奇帧同步头，将ODD_SYN置1，否则置0；如果检测到偶帧同步头，将EVEN_SYN置1，否则置0。 FSM是一个状态的示意图，有关状态机的说明，下面详细给出。 PCM30系统设计的状态图如下所示： 图：PCM30系统的状态图 由图可以看出，分为8个状态，说明如下： BIT_SH是按位有哪些信誉好的足球投注网站（Bit Search）状态，这个状态中，系统按位有哪些信誉好的足球投注网站偶数同步帧的帧头，也就是9BH。如果成功，转入FIRSTF_SH。 FIRSTF_SH是第一个同步帧有哪些信誉好的足球投注网站（First Frame Search）状态，这个状态需要检查同步头是否同步：如果同步，给出同步的奇偶类型信号ODD_EVEN_REG，在一帧计数完成进入SECONDF_SH状态。如果失步，马上进入BIT_SH。 SECONDF_SH是第二个同步帧有哪些信誉好的足球投注网站（Second Frame Search）状态，这个状态在FRAME_256CNT为7时检查同步头是否按指定的类型ODD_EVEN_REG同步：如果同步，给出同步的奇偶类型信号ODD_EVEN_REG，在一帧计数完成进入SECONDF_SH状态。如果失步，马上进入BIT_SH。 THIRDF_SH是第三个同步帧有哪些信誉好的足球投注网站（Third Frame Search）状态，这个状态在FRAME_256CNT为7时检查同步头是否按指定的类型ODD_EVEN_REG同步：如果同步，给出同步的奇偶类型信号ODD_EVEN_REG，在一帧计数完成进入FIRSTF_CK状态。如果失步，马上进入BIT_SH。 FIRSTF_CK是检查第一个失步帧（First Frame Check）状态。这个状态在FRAME_256CNT为7时检查同步头是否按指定的类型ODD_EVEN_REG同步：如果同步，进入本状态循环。如果失步，马上进入SECONDF_CK。 SECONDF_CK是检查第二个失步帧（Second Frame Check）状态。这个状态在FRAME_256CNT为7时检查同步头是否按指定的类型ODD_EVEN_REG同步：如果同步，进入FIRSTF_CK。如果失步，马上进入THIRDF_CK。 THIRDF_CK是检查第三个失步帧（Third Frame Check）状态。这个状态在FRAME_256CNT为7时检查同步头是否按指定的类型ODD_EVEN_REG同步：如果同步，进入FIRSTF_CK。如果失步，马上进入FOUTHF_CK。 FOUTHF_CK是检查第三个失步帧（Forth Frame Check）状态。这个状态在FRAME_256CNT为7时检查同步头是否按指定的类型ODD_EVEN_REG同步：如果同步，进入FIRSTF_CK。如果失步，马上进入BIT_SR。 三. 详细设计 表1是端口信号的说明列表。 表1：端口信号说明 信号名 输入输出 有效状态 功能说明 CLK IN - 时钟2.048M DATA IN - 数据输入 FLOSS OUT 高 同步信号，高表示同步 四. 代码设计以及仿真 使用VHDL语言完成设