Sopc课程设计---24小时制的多功能数字钟.docVIP

赣南师院 物理与电子信息学院 SOPC技术课程设计报告书 专业班级： 09电信本 学生姓名： 黄红平 学　　号：　　　　　 指导教师： 管立新老师 设计时间： 2011.12.29 摘 要 本课题设计为24小时制的多功能数字钟，具有时钟时间设置、闹钟时间设置、闹钟开、闹钟关等功能，数字显示小时、分钟、秒，闹钟就绪灯，蜂鸣器。 在设计中采用EDA自动化设计技术。以计算机为基本平台，以硬件描述语言为系统逻辑描述表达方式，以EDA工具作为开发环境，以大规模可编程逻辑器件为设计载体，以专用集成电路ASIC为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。这样的设计方法，大大的缩短了设计的周期，降低了设计成本。设计出来的数字钟具有功能多、体积小、功耗低的特点。在论文中主要涉及的内容有： 介绍Verilog HDL语言。 介绍在QuartusII软件上对数字钟的设计。 介绍系统仿真结果和硬件验证与分析。 对整个设计系统进行总结。 关键词: 电子设计自动化 Verilog HDL 可编程逻辑器件 目 录 摘 要 I 第1章 绪 论 3 第2章 数字钟Verilog HDL的设计 7 2．1设计方案及工作原理 7 2.1.1数字钟设计原理 7 2.1.2 数字钟功能 7 2．2 数字钟钟控定时器的基本组成 8 2.2.1 D触发器的设计 8 2.2.2数据选择器的设计 9 2.2.3 计数器的设计 10 2.2.4 数据分配器 12 2.2.5译码器 13 2.2.6分频器 15 2.2.7闹时器 16 2.2.8 报时器 17 2．3 数字钟原理图 19 第3章 软件调试 20 结论 21 参考文献 22 附录 23 第1章 绪 论 数字钟是一种实现时、分、秒计时的钟表。与机械钟相比具有更高的准确性和直观性，具有更长的使用寿命，已得到广泛的使用。数字钟的设计方法有许多种，例如可用中小规模集成电路组成电子钟，也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟，还可以利用单片机来实现电子钟等等。这些方法都各有其特点，其中利用单片机实现的电子钟具有编程灵活，以便于功能的扩展。 Verilog HDL的设计 2．1设计方案及工作原理 2.1.1数字钟设计原理 数字钟的示意如下图所示。它由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分。 数字钟示意图如上图所示 2．1．2 数字钟功能 具有正确的时、分、秒计时功能。 计时结果要用数码管分别显示进、分、秒的十位和个位。 有校时功能。当S键按下时，分计数器以秒脉冲的速度递增，并按60min循环，即计数到期59min后再回到00。当工A键按下时，时计数器以秒脉冲的速度递增，并按24h循环，即计数到23h后再回00。 利用扬声器整点报时。当计时到达59分59秒时开始报时，在59分50秒、52秒、54秒、56秒、58秒时鸣叫，鸣叫声频为500hz；到达59分60秒时为最后一声整点报时，频率为1khz。 2．2 数字钟钟控定时器的基本组成 数字钟钟控定时器由：计数器、D触发器、数据选择器、数据分配器、译码器、报时器、闹时器组、分频器和一个或非门这九大模块构成。计数器主要分为24进制计数器和60进制计数器，24进制计数器对数字钟的小时位计行计数，60进制对数字钟的分和秒进行计数。D触发器主要是用在对数字进行校准时的按键消抖作用，以免在校时的时候产生抖动信号。数据分配器的作用是在动态译码时选择输出数据。译码器对输出信号进行译码在数码管上显示出来，让大家数字钟的表示直观。报时电路是使时钟在整点有报时功能而设计的。闹时器是对时钟进行比较产生闹时电信号的电路。 2.2.1 D触发器的设计 在本设计中运用到了3个D触发器，它主要是用在对数字进行校准时的按键消抖作用，以免在校时的时候产生抖动信号。 在电路中用到了D触发器74LS74，74LS74的管脚图如图3-1。 图3-1 74LS74管脚图 触发器，它是由门电路构成的逻辑电路，它的输出具有两个稳定的