IQ解调变器之的设计与制作.pptVIP

第14單元 IQ解調變器之設計與製作 逢 甲 大 學 通 訊 系 何 滿 龍 博士 大 綱 簡介 QPSK解調變之基本理論 電路範例分析 電路範例實測結果討論 簡 介 前一章中我們已討論知道 QPSK 調變是保存頻寬的一種調變方法，如圖 10-3所示。 在此章中我們將討論 QPSK 解調變之架構與原理。 QPSK解調變之基本理論 QPSK 解調變之電路架構如圖 11-1 所示。 由圖可知，輸入解調變器的 QPSK 信號需先經由平衡式混頻器與一組正交之基底函數作相乘來分別獲得 I 與 Q 的解調資料輸出。 解調出的資料信號經由低通濾波器濾除混頻器的高頻號後由資料回復裝置將資料信號還原成標準的數位資料。 而後 I 與 Q 的數位資料信號在由多工器將並列輸入的資料信號轉為串列資料輸出。 QPSK解調變之基本理論 圖11-1 QPSK解調變架構圖 QPSK解調變之基本理論 由式 (10-3)，我們知道 QPSK 信號可以利用下式來表示： QPSK解調變之基本理論 將式 (11-1) 分別與一組正交之基底函數相乘可得： QPSK解調變之基本理論 QPSK解調變之基本理論 觀察式 (11-2) 我們可發現，一個QPSK信號分別乘上一組正交之基底函數 (即 cos(?ct) 與 sin(?ct)) 後，原本藏附於載波信號的資料信號訊息將可以被分離出來。 藉由低通濾波器，我們可將載波的兩倍頻諧波輸出部分濾除掉，而獲得 I 資料與 Q 資料的輸出，如圖8-1資料回復裝置的輸入信號。 QPSK解調變之基本理論 將式 (11-3) 展開可得： QPSK解調變之基本理論 QPSK解調變之基本理論 由式 (11-4) 我們可發現解調後之輸出信號 XI-Data(t)與 XQ-Data(t) 之大小值與調變器所輸入之 2 位元信號的關係如表 11-1 所示 (與表10-2完全相同)。 電路範例分析 圖 11-2 所示為此章節中 IQ 解調變器的詳細電路方塊圖。 由圖可知，此IQ解調變器是由 QPSK 解調變器(QPSK Demodulator)、資料回復器 (Data Recovery)、時脈回復器 (CLK Recovery)、曼測斯特解碼器 (Manchester Decoder)與資料結合器(Data Combiner) 所構成。 各電路於此調變器中所扮演之角色及電路工作原理分述如下。 電路範例分析 圖11-2 IQ解調變器的詳細電路方塊圖 電路範例分析 QPSK 解調變器： QPSK 解調變器在圖 11-2 中主要是將 QPSK 的調變信號與載波信號作相乘，以解調還原產生出解調I資料 (Demod I Data) 與解調Q資料 (Demod Q Data)信號，而後再以基頻電路 (Base Band Circuit) 來處理解調後的資料信號。 圖11-3 所示為利用 RF2713 所設計製作的 QPSK 解調變器電路圖。 RF2713 包含有載波信號的90o相移器 (QUAD Div. By 2; 90o power divider)、數位驅動電路、基頻放大器以及兩組雙平衡混頻器等。 電路範例分析 圖11-3 QPSK 解調變器電路圖 電路範例分析 資料回復器： 資料回復器在圖 11-2 中所扮演之功用是在將前一級QPSK解調器解調輸出之IQ資料信號回復成標準的數位資料位準 (即 Low 為 0 V；High 為 5 V) ，以利後續基頻電路之運作。 要製作設計一個資料回復器電路可以簡單的使用一顆運算放大器 (?A741) 來設計一個比較器，並利用電阻與齊納二極體組成一個限幅器，使資料回復器的輸出電壓限制在 0 ~ 5 V，如圖 11-4 所示。 電路範例分析 圖11-4 資料回復器電路 電路範例分析 時脈回復器： 時脈回復器在圖 11-2 中所扮演之角色是在還原接收到的數位信號時脈，並透過這個時脈來獲悉一連串接收到之數位信號所代表的資訊與提供解碼時所需之時脈信號。 圖11-5 所示為一個時脈回復電路之完整架構圖。 由圖可知，時脈回復電路非常簡單，它僅需由一個延遲 (Delay) 電路、互斥或閘 (XOR) 及鎖相迴路電路 (PLL) 來構成。 對於時脈回復電路之動作原理，我們可利用圖 11-6所示之時序圖來做說明。 電路範例分析 圖11-5 時脈回復器之完整架構圖 電路範例分析 圖11-6 時脈回復電路之時序圖 電路範例分析 圖11-7 時脈回復器電路圖 電路範例分析 曼測斯特解碼器： 曼徹斯特解碼器在圖 11-2 中所扮演之角色是在將調變器中被編碼的資料信號解碼還原回來。 圖11-8 所示為曼測斯特解碼之波形圖。 由圖可知，要將曼測斯特編碼信號解碼還原出原資料信號僅需