第二章 逻辑门电路2 数字电子技术知识基础 .pptVIP

三态输出逻辑门（TSL门） （一）三态门工作原理 当 E=0时，T4截止，C端输出高电平，D2截止，则右侧电路执行正常与非功能F=AB。 1 0 1V 1V 输出F端处于高阻状态记为Z。 Z 当 E= 1时， TSL门输出具有高、低电平状态外，还有第三种输出状态 — 高阻状态，又称禁止态或失效态。 非门是三态门的状态控制部分 六管TTL与非门 T6、T7、 T9、 T10均截止 增加部分 E使能端 使 能 端 的 两 种 控 制 方 式 低电平使能 高电平使能 三态门的逻辑符号 A B F ? E F A B ? E 三态输出逻辑门（TSL门） 1. 实现总线结构 任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态。 2. 实现双向数据传输 当E=0时，门1工作，门2禁止，数据从A送到B； 当E=1时，门1禁止，门2工作，数据从B送到A。 三态输出逻辑门（TSL门） （二）三态门的应用 总线 0 1 A=1时，T2、T4导通，T3截止，输出F =0； B=1时，T12、T4导通，T3截止，输出F =0。 或非门、与或非门、异或门 （一）TTL或非门 结构：R1、T1、T2构成的电路和R11、T11、T12构成的电路完全相同，T2和T12 对应的集电极和发射极并联。 只有当A=B=0时，T2和T12同时截止，才有T4截止，T3、D3导通，输出F= 1。 电路实现或非逻辑功能。 由于三极管多发射极之间实现与逻辑运算，即A、B之间或C、D之间实现与逻辑运算，整个电路实现与或非逻辑运算。 或非门、与或非门、异或门 （二）TTL与或非门 结构：将或非门电路中的每个输入端改用多发射极三极管， 其余部分相同。 A=B=0：T2、T3导通，T4、T5截止，T7、T9导通，T8、D4截止，因此F =0。 或非门、与或非门、异或门 （三）TTL异或门 A=B=1：T1、T2、T3倒置，T6、T7导通，T8、D3截止，因此F = 0。 A=0，B=1或A=1，B=0：T1导通，T6截止；T4、T5必有一个导通，T7截止。由于T6、T7同时截止，因此T9截止，T8、D4导通，故F = 1。 输出F与输入A、B之间实现异或逻辑： 0 0 0 1 0 1 1 0 1 1 第三节 ECL逻辑门电路 ECL门电路工作原理 ECL门电路的主要特点 ECL系列门电路 标准TTL门电路的晶体管工作在饱和区，工作速度受到限制。如果将晶体管工作状态由饱和改为非饱和，可以从根本上提高电路的工作速度。发射极耦合逻辑电路（ECL）是非饱和型高速数字集成电路，平均传输延迟时间小于2ns，是目前唯一能提供亚毫微秒开关时间的实用电路。主要应用于每秒运算百万次以上的大型高速计算机、数字通信系统等方面。 基准电压 ECL门电路工作原理 差分输入级 输出级 基准电压UBB由T5、D1、D2和电阻R1、R2、R3组成的射极输出电路提供，T4管基极的基准电压UBB为－1.2V，为使电路具有相同的噪声容限，UBB选两个输入高低电平的平均值。 T5基极接入的D1、D2用来对T5的发射结进行温度补偿，补偿由温度引起UBE5的变化。 射级输出器T6和T7组成输出级，下拉电阻R01、R02与发射极之间是开路的。射极输出器的作用：实现前后级隔离，增加驱动能力；实现电平变换，将D和C4点的高、低电平转换成－0.8V和－1.6V。 T1、T2、T3三个输入管组成三个输入端且并联连接，T4加有固定偏压UBB（－1.2V）。 是典型ECL或/或非门电路，由于电路中T4管的输入信号通过发射极电阻RE耦合，称该电路为发射极耦合逻辑电路。输入高低电平分别为：－0.8V和－1.6V。 基准电压 ECL门电路工作原理 差分输入级 输出级 结论：C4与A、B、C之间为或逻辑，D与A、B、C之间是或非逻辑关系。 F、 与A、B、C之间是： 逻辑符号： 下拉电阻：驱动负载较轻时，可将输出端分别与R01、R02相连，获得规定的输出电平。负载较重时，输出端与R01、R02断开连接。既可方便使用，又能降低功耗。 输入全为低电平－1.6V：UBB电平高于－1.6V，T4导通，射极电位UE = －1.9V，各输入管截止， 则D点为高电平，C4点为低电平。 A为高电平：T1基极电位－0.8V，高于基准电压UBB，T1导通且在放大区。发射极E为－1.5V，T4发射结电压为0