第9章__设计举例 FPGA应用技术 知识基础教程 [电子教案].pptVIP

(1) 打开ISE9.1，装载usb.ise工程文件。 (2) 下载sx2controller.bit文件。 (3) 上电复位或者手动复位（SW2按键）以后，启动PC机上的应用软件(光盘下03.Examples of Program\06.PC\USB\USB Utility文件夹)，如果USB设备启动成功将出现如下提示，否则关闭该程序重新启动，如图9.35所示。 设计步骤 图9.35 (4) 操作USB测试菜单下的获取描述表，如图9.36所示。 图9.36 (5) 向USB写数据到endpoint2，经过一段时间后按下SW3按键告诉FPGA数据已经发送到USB设备（此处是为了简化设计，用户可以自己修改成更灵活的方式），FPGA会将写入的数据送到endpoint6，再发送到PC机，如图9.37所示。 图9.37 （9）如要退出，首先单击与板卡相接的键盘上的“Esc”键后，然后单击与自己计算机相接的键盘“Q”键即可，如图9.14所示。 图9.14 9.6 并行A/D, D/A功能设计 （1） 熟悉ISE9.1开发环境，掌握工程的生成方法； （2） 熟悉SEED-XDTK XUPV2Pro设计环境； （3） 了解Verilog语言在FPGA中的使用； （4） 了解并行A/D, D/A操作的Verilog实现。 设计目的 （1） 系统时钟处理。 （2） A/D, D/A初始化。 （3） A/D数据采集。 （4） D/A数据输出。 设计内容 （1） 将光盘下03.Examples of Program\03.V2\Parall_AD_DA复制到E:盘根目录下。 （2） 通过USB下载电缆将计算机USB接口及XUPV2Pro板的J8连接好。 （3） 将信号源输出与SEED_XDTK-MBOARD板上的J2（并行A/D）相连，将示波器的测试引脚与J3（并行D/A）相连。示波器地线可与XUPV2Pro板上J35（地）相接。 （4）启动计算机后，将V2实验箱的电源开关打开。观察XUPV2Pro板上的+2.5V, +3.3V, +1.5V的电源指示灯是否均亮，若有不亮的，请断开电源，检查电源。 设计准备 （1）打开ISE9.1，装载Parall_AD_DA.ise工程文件。 （2）下载main.bit文件。 （3）可通过观察A/D输入波形与D/A输出波形的区别。 设计步骤 设计例程介绍 （1）例程流程图 A/D, D/A转换功能设计流程如图9.17所示。 图9.17 1） main.v：程序主模块，实现功能是将A/D输入波形还原至D/A输出。 2）v2_dcm.xaw：系统输入时钟处理文件，将外部输入时钟（100MHz）进行10分频。 3）AD_SERIES.v：A/D初始化，以及A/D采样转换控制。 4）DA_SERIES.v：D/A初始化，以及D/A输出转换控制。 5）main.ucf：FPGA 管脚分配程序。 （2）例程包含文件 设计步骤 （1） 打开ISE9.1，装载Parall_AD_DA.ise工程文件。 （2） 双击“Configure Device (iMPACT)”命令，弹出“Welcome iMPACT”对话框后，选择“Configure devices using Boundary-Scan(JTAG)”，单击“Finish”按钮。 （3） 在弹出的器件添加对话中，前两个器件都选择“Bypass”按钮，最后一个器件单击所要下载的main.bit文件。 （4） 单击xc2vp30的“Device”，变成绿色，且iMPACT Processes窗口出现可执行的操作。 （5） 双击iMPACT Processes窗口中的“Program”，或者直接右键单击xc2vp30的“Device”，选择“Program”。弹出“Programming Properties”对话框，单击“OK”按钮。 （6） 文件下载成功后，可通过观察A/D输入波形与D/A输出波形的区别。在P_DA测试点（J3 左侧）上可观测到频率为1kHz的方波，幅值为0~3.3V。 9.7 串行A/D, D/A功能设计 （1） 熟悉ISE9.1开发环境，掌握工程的生成方法。 （2） 熟悉SEED-XDTK XUPV2Pro设计环境。 （3） 了解Verilog语言在FPGA中的使用。 （4） 了解串行A/D, D/A操作的Verilog实现。 设计目的 （1）系统时钟处理。 （2）A/D数据采集。 （3）D/A数据输出。 设计内容 设计例程介绍 本设计例程是测试SEED-XDTK_Mboard板上的串行A/D, D/A功能，即模拟信号由串行A/D输入到FPGA，FPGA再将采集到的数字信号传送给串行D/A，由串行D/