2008系统结构B.docVIP

题序 一 二 三 四 五 总分 评阅人 得分 名词解释（24分）： 评分 （1）系列机 （2）计算机实现 （3）并行性 （4）通用寄存器型机器 （5）RISC计算机 （6）多功能流水线 （7）动态流水线 （8）非线性流水线 （9）向量流水处理机 （10）直接映象 （11）结构相关 （12）失效率 2. 在一个时钟频率f为900MHZ的处理机上执行一个标准测试程序，该程序有4种类型的指令，每种类型指令在程序中出现的条数和每种指令的CPI如下表所示： 评分 指令类型 指令条数 CPI ALU 加载/存储（cache命中时） 转移 访存 160000 70000 40000 30000 1 2 3 4 计算这个测试程序在该处理机上运行的CPI；（6分） 计算这个测试程序在该处理机上的MIPS；（7分） 计算这个测试程序在该处理机上的执行时间Te。（7分） 3．假设高速缓存Cache的工作速度为主存的8倍，且Cache被访问命中的概率为90％。设CPU访问主存一次所需的平均周期数为CPIm，CPU访问Cache一次所需的平均周期数为CPIc。 评分 计算该存储系统的平均访存时间Tn；(8分) 计算采用Cache后整个存储系统获得的加速比Sn。（8分） 4. 在CRAY-1机上，浮点加、浮点乘、求倒数近似值等功能部件的执行时间分别为：5拍、6拍、12拍，向量寄存器和功能部件之间的数据传送需1拍。按链接方式执行下述3条指令： 评分 V1←1/V0 V3←V1*2 V5←V4+V3 ① 画出链接示意图；（8分） ② 若向量长度为64，计算得到全部结果的拍数。（8分） 5. 有3个全相联映象存储器，每个Cache由4个块组成。第一个Cache存储器采用全相联映象，第二个Cache存储器采用2个组的组相联映象，第三个Cache存储器采用直接映象。主存由12个块组成（0－11）。若程序访存的块地址流为：0，8，0，6，8 评分 请填写表1全相联映象Cache存储器中的Cache使用过程：（5分） 表1 全相联映象的Cache使用过程 访存块地址流 0 8 0 6 8 Cache块0 Cache块1 Cache块2 Cache块3 ② 计算以上全相联映象Cache存储器的命中率H。（3分） ③ 请填写表2组相联映象Cache存储器中的Cache使用过程：（5分） 表2 两路组相联映象的Cache使用过程 访存块地址流 0 8 0 6 8 Cache块0 Cache块1 Cache块2 Cache块3 ④ 计算以上两路组相联映象Cache存储器的命中率H。（3分） ⑤ 请填写表3直接映象Cache存储器中的Cache使用过程：（5分） 表3 直接映象的Cache使用过程 访存块地址流 0 8 0 6 8 Cache块0 Cache块1 Cache块2 Cache块3 ⑥ 计算以上直接映象Cache存储器的命中率H。（3分） 调查问卷（选择回答其中一题）： ① 本学期在计算机系统结构的课程实验中，采用了DLX仿真处理器模拟机器的并行性能。请谈谈你对于该实验方式对于理解计算机系统结构课程中的并行性概念的体会。 ② 本学期在计算机系统结构的课程实验中，采用了系统结构实验箱实现机器的并行性能。请谈谈你对于该实验方式对于理解计算机系统结构课程中的并行性概念的体会。 1．名词解释（略） 2．① CPI= ∑(CPIi×ICi)/IC=(1×160000+2×70000+3×40000+4×30000)/300000=1.8 ② MIPS= f / (CPI×106)=(900×106) / (1.8×106)=500 ③ Te=IC/(MIPS×106)=300000/(500×106)=600μs 3. ① Tn=CPIc×0.9IC+CPIm×0.1IC=1/8CPIm×0.9IC+CPIm×0.1IC =0.225CPIm×IC ② Sn=(CPIm×IC)/Tn=1/0.225=4.444 4. ① （图略） ② 若向量长度为64，得到全部结果需96拍。 5．①表1 全相联映象的Cache使用过程 访存块地址流 0 8 0 6 8 Cache块0 0 0 0 0 0 Cache块1 8 8 8 8 Cache块2 6 6 Cache块3 √ √ H=2/5 ③ 表2 两路组相联映象的Cac