（康）数字第六章（总）.pptVIP

本章重点与难点： 重点：时序电路的特点；同步时序电路的基本分析和设计。 难点：实际时序逻辑问题到最简状态的数学抽象。 第六章 概 述 6.1 时序逻辑电路的基本概念 逻辑关系方程： 6.1.2 时序逻辑电路的分类 2、从输出信号的特点分： 6.1.3 时序电路的四种描述方法 2、状态转换表 4、时序图 6.2 时序逻辑电路的分析 6.2.2 同步时序逻辑电路的分析举例 4.列出其状态转换表，画出状态转换图和波形图。 电路状态图 画出波形图 5. 确定逻辑功能 分析下图所示同步时序逻辑电路，试画出在CP时钟脉冲信号作用下，电路L1~L4的波形图，并确定电路逻辑功能。（设各触发器初态均为0） 3. 求出电路状态方程 4. 求输出方程 5. 列出其状态转换表，画出状态转换图和波形图 画出状态图 6.电路自启动能力的确定 6.2.3 异步时序逻辑电路的分析举例 2. 异步电路分析举例: 2. 异步电路分析举例(续): (3) 列出电路状态转换表 *例 3 分析如图所示异步时序逻辑电路，画出电路状态图和波形图。 (2) 求电路状态方程 (3)列电路状态转换真值表 (3)列电路状态转换真值表 (4) 画出状态图和波形图 6.3 同步时序逻辑电路的设计方法 根据设计要求和给定条件建立原始状态图； 状态化简，求出最简状态图 ； 状态编码（状态分配）； 确定触发器的类型和个数 ； 求出电路的状态方程，驱动方程和输出方程 ； 画出逻辑图并检查自启动能力。 6.3.2. 同步时序逻辑电路设计举例 例6.3.1 列出原始状态转换表： (4) 确定触发器的类型和个数 画出触发器Q2n+1、Q1n+1的卡诺图 求输出方程 (6) 画出逻辑图 （7）检查自启动能力 修改输出方程 (8) 修改后的逻辑图 试设计一个同步时序电路，要求电路中触发器Q0、Q1、Q2及输出Y端的信号与CP时钟脉冲信号波形满足下图所示的时序关系。 (2) 写出电路的状态方程、驱动方程和输出方程 （4）检查自启动能力 检查自启动能力 修改后的逻辑图 D2= Q0 Q1 0 0 1 0 0 1 1 1 1 0 1 0 0 0 0 0 0 1 1 0 1 0 0 1 0 1 0 1 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 0 0 0 0 D0 CP0 D1 CP1 D2 CP2 D2= Q0 Q1 0 0 1 0 0 1 1 1 1 0 1 0 0 0 0 0 0 1 1 0 1 0 0 1 0 1 0 1 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 0 0 0 0 D0 CP0 D1 CP1 D2 CP2 D2= Q0 Q1 0 0 1 1 1 0 0 1 0 0 1 1 0 0 1 1 1 1 0 1 0 1 0 1 0 0 0 0 0 1 1 1 0 0 1 0 0 1 0 1 0 0 1 0 0 0 0 0 Q0n+1 Q1n+1 Q2n+1 Q0n Q1n Q2n { end } 6.3.1 同步时序逻辑电路设计的一般步骤 画原始状态图 数据 检测 器 X Z CP 电路框图 例6.3.1 设计一个串行数据检测器。电路的输入信号是与时钟脉冲同步的串行数据X，输出信号为Z；要求电路在X信号输入出现101序列时，输出信号Z为1，否则为0。输入信号X序列及相应输出信号Z的波形示意图如图所示。 解： (1) 画出原始状态转换图。 1 2 3 4 5 6 7 8 ( 输入序列不允许重迭 ) 画原始状态图 数据 检测 器 X Z CP 电路框图 解： (1) 画出原始状态转换图。 定义电路的状态： S0 ——电路的初始状态 S1——X输入1后，电路的状态 S2——X输入10后 S3——X输入101后 S1 / 0 S0 / 0 S3 S3 / 1 S0 / 0 S2 S1 / 0 S2 / 0 S1 S1 / 0 S0 / 0 S0 X=1 X=0 次态/输出 现态 (2) 状态化简 S0 /1 S0 /0 S2 S1 /0 S2 / 0 S1 S1 /0 S0 / 0 S0 X=1 X=0 次态／输出 现态 (3) 状态编码 S0=00 S1=01 S2=10 S0 /1 S0 /0 S2 S1 /0 S2 / 0 S1 S1 /0 S0 / 0 S0 X=1 X=0 次态／输出 现态 采用两个D触