一种位数字信号处理器内核的研究与设计.pdf

  一种16 位数字信号处理器内核的研究与设计 Research and Design of a 16-bit Digital Signal Processor Core 2008 年 12 月 - 1 -   一种16 位数字信号处理器内核的研究与设计 摘 要 随着集成电路设计、制造技术的进步和软件开发手段的日益成熟， DSP 以其体系结构的特殊性，强大的处理能力，在通信，多媒体，信息 家电等领域得到了极为广泛的应用。 本文完成了一款 16位定点高性能数字信号处理器rDSP 的内核设计。 在目标指令集特点分析的基础上，根据设计约束，论文提出了 rDSP Core 的微体系结构实现。其中控制通路的设计中采用了基于分布式译码，双 相时钟设计的同步流水线结构简化多周期指令的控制，并对基于此结构 的冲突模型进行了分析，提出了设计中的解决方法。指令译码器采用预 译码技术，硬布线译码结合指令状态机控制的微码 ROM 的协同译码结 构。数据通路的设计采用 Core 内部总线提高了功能单元间数据传输的效 率。在此基础上，本文引入了时钟管理单元并采用门控时钟技术降低功 耗。 为了对 rDSP Core 指令集功能进行高效地验证，本文构建了基于标 准参考模型的自动化平台，分三个层次完成指令集的验证工作。 本文中所采用的设计方法已被成功应用在数字信号处理器 rDSP 的 开发中。经流片后测试表明，整合 rDSP Core 的数字信号处理器rDSP 功 - 1 -   能上完全兼容目标指令集，频率性能完全符合设计目标。 关键字：数字信号处理器，流水线，指令译码，总线结构，验证平台 - 2 -   RESEARCH AND DESIGN OF A 16-BIT DIGITAL SIGNAL PROCESSOR CORE ABSTRACT With the progress of IC design technology, manufacturing process and software development, Digital Signal Processor(DSP) has been widely used in communication, multimedia, information appliances and other fields for its unique architecture and powerful processing ability. This paper is dedicated to design a 16 bits fix point DSP Core.After the analysis of the instruction set, the micro-architecture of the rDSP Core is proposed based on the design constraint. The pipeline employees the distribut