第10讲异步电路.pptVIP

Lutonium-18: QDI 8051 Microcontroller TSMC SCN018 through MOSIS 0.18mm CMOS 1.8V nominal |Vt| = 0.4V to 0.5V Expected area: 5mm2 (including 8kB SRAM) Performance from low-level simulation(conservative!) Lutonium-18: QDI 8051 Microcontroller Microprocessor -- Results MIPS Energy async-0.6m 33nJ 70nJ sync-0.6m MIPS CycleTime async-0.6m 6ns 21ns sync-0.6m Microcontroller -- Estimation 8051 Energyper Instr sync-0.5m 10.00nJ (1X) 1.67nJ (6X) async-0.5m 0.56nJ (18X) async-0.18m@1.8V 0.14nJ (72X) async-0.18m@0.9V 8051 CycleTime sync-0.5m 20ns (1X) 10ns (2X) async-0.5m 5ns (4X) async-0.18m@1.8V 10ns (2X) async-0.18m@0.9V More than 100X Et2 improvement over any other 8051 icache decode write back regfile (bypass) fetch exec units (adder) (shifter) (fblock) (mem) (mult/div) Energy Breakdown 异步电路设计实例 微处理器和微控制器设计 Caltech——1988 AMULET1、AMULET2e——1991-1993 MIPS R3000——1998 微控制器——200？ Lutonium 8051——2005 DSP IIFIR filter bank（异步IFIR 滤波器堆）——1999 助听器电路的原理框图 由Complementary interpolated linear phase FIR filter构成的树型滤波器堆 IFIR滤波器在助听器中的应用 数字助听器希望功耗越低越好 DigiFocus 由Oticon, Inc公式制造的商用产品，对低功耗要求很高 迭代的IFIR滤波器存储体 IFIR－Interpolated FIR Filter 是全数字助听器的一部分 滤波器存储体约占整个助听器的信号处理电路的一半面积 滤波器存储体 把输入信号劈分成7个频段，各频段独自放大，然后合并成两个频段，最后对这两个频段进行后续信号处理 信号采样率20KHz，采样数据、滤波器系数、内部总线位长在15-25之间 信号与声音压力成正比，动态范围100dB 在处理每个采样数据的过程中，整个滤波器存储体需存储几百个数据 滤波器堆的结构 滤波器堆中每个滤波器的CDFG 系数 数据延迟链 算法级的LP设计 优化算法 尽可能减少完成信号处理所需的“乘”操作的数目 让非零系数对称分布于中值点两侧 可采用折叠结构实现，将所需“乘”操作的数目减半 滤波器系数总共约30个，且许多系数数值相等 尽量使滤波器的二进制系数中为“1”的位不超过3个，从而简化乘法器的设计 29％的系数的二进制数中只有3个位为“1” 48％的系数的二进制数中只有1个位为“1” 采用“移位-加”替代“乘” 体系结构级的LP设计 工作速度较低（ 20KHz） 可以采用顺序实现结构 采用bit-serial算术单元 时分结构（硬件共享） 从LP角度考虑 Bit-serial结构不利于LP 握手逻辑引入过多附加功耗 数据不经任何处理，只是简单地从一个寄存器链中顺序流过，浪费功耗却没做任何计算，应该避免 优选的LP结构是处理器结构 优选的LP体系结构 说明 数据通路 add–multiply–accumulate (AMA) RAM用于保存采样数据 由于IFIR滤波器采用的是折叠结构，宜采用dual port RAM ROM用于保存滤波器系数 地址产生和控制电路 计算量 每个采样数据的处理需要约30个AMA操作 对应于每秒有约600 000个AMA操作 优选的LP体系结构 地址产生和控制电路的LP考虑 产生访问双端口RAM所需的读/写地址 对于每个IFIR滤波器，RAM都有相应一个存储区域相对应 它相当于一个周期性的缓存器 新输入的采样数据存于最旧的数据处，且在被处理完毕前不再另存它处，从而