数字电子技术课件7.ppt

  1. 1、本文档共19页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数字电子技术课件7

3.4 CMOS 集成逻辑门电路 一、CMOS 反相器 CMOS 数字集成电路的特点与系列 CMOS 集成逻辑门的使用注意事项 EXIT 逻辑门电路 EXIT 是由增强型 PMOS 管和增强型 NMOS 管组成的互补对称 MOS 门电路。比之 TTL,其突出优点为:微功耗、抗干扰能力强。 主要要求: 掌握 CMOS 反相器的电路、工作原理 和主要外特性。 了解 CMOS 数字集成电路的应用要点。 了解 CMOS 与非门、或非门、开路门、 三态门和传输门的电路和逻辑功能。 A uI Y uO VDD S G D D G S B VP VN B A uI Y uO VDD S G D D G S B VP VN B 增强型 NMOS 管 (驱动管) 增强型 PMOS 管(负载管) 构成互补对称结构 1、电路结构 要求VDD UGS(th)N +|UGS(th)P|且 UGS(th)N =|UGS(th)P| UGS(th)N 增强型 NMOS 管开启电压 A uI Y uO VDD S G D D G S B VP VN B NMOS 管的衬底接电路最低电位,PMOS管的衬底接最高电位,从而保证衬底与漏源间的 PN 结始终反偏。. uGSN + - 增强型 PMOS 管开启电压 uGSP + - UGS(th)P uGSN UGS(th)N 时,增强型 NMOS 管导通 uGSN UGS(th)N 时,增强型 NMOS 管截止 O iD uGS UGS(th)N 增强型 NMOS 管 转移特性 时, 增强型 PMOS 管导通 时, 增强型 PMOS 管截止 O iD uGS UGS(th)P 增强型 PMOS 管 转移特性 UIL = 0 V,UIH = VDD A uI Y uO VDD S G D D G S VP 衬底 B VN 衬底 B 2、工作原理 ROFFN RONP uO +VDD S D D S 导通电阻 RON 截止电阻 ROFF RONN ROFFP uO +VDD S D D S 可见该电路构成 CMOS 非门,又称 CMOS 反相器。   无论输入高或低,VN、VP 中总有一管截止,使静态漏极电流 iD ? 0。因此 CMOS 反相器静态功耗极微小。 ◎ 输入为低电平,UIL = 0V 时, uGSN = 0V UGS(th)N , UIL = 0V 截止 uGSN + - VN 截止, VP 导通, 导通 uGSP + - uO ? VDD 为高电平。 A uI Y uO VDD S G D D G S VP 衬底 B VN 衬底 B 截止 uGSP + - 导通 uGSN + - ◎ 输入为高电平 UIH = VDD 时, uGSN = VDD UGS(th)N , VN 导通, VP 截止, ◎ 输入为低电平 UIL = 0 V 时, uGSN = 0V UGS(th)N , VN 截止, VP 导通, uO?VDD , 为高电平。 UIH = VDD uO ? 0 V ,为低电平。 3、电压传输特性 VDD=VCC=5V 阈值电压: Uth=VDD/2 噪声容限高: VDD/2 二、CMOS 与非门 A B VDD VPB VPA VNA VNB Y 每个输入端对应一对 NMOS 管和PMOS 管。NMOS 管为驱动管,PMOS 管为负载管。输入端与它们的栅极相连。 与非门结构特点: 驱动管相串联, 负载管相并联。 A B VDD VPB VPA VNA VNB Y 或非门结构特点: 驱动管相并联, 负载管相串联。 三、CMOS 或非门 为了使不同逻辑功能器件的所有输入端和输出端具有统一的输入特性和输出特性,通常在集成电路芯片的每个输入和输出端内部都接有标准参数的反相器。 在反相器基础上串接了 PMOS 管 VP2 和 NMOS 管 VN2,它们的栅极分别受 EN 和 EN 控制。 四、CMOS 三态输出门 A EN VDD Y VP2 VP1 VN1 VN2 低电平使能的 CMOS 三态输出门 工作原理 0 0 1 导通 导通 Y=A 1 1 0 截止 截止 Z EN = 1 时,VP2、VN2 均截止,输出端 Y 呈现高阻态。 因此构成使能端低电平有效的三态非门。 EN = 0 时,VP2 和 VN2 导通,呈现低电阻,不影 响 CMOS 反相器工作。

文档评论(0)

yaocen + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档