半导体集成电路原理与设计—三节.pptVIP

第三章 集成电路中的无源器件 有源器件 三极管：NPN、PNP 场效应管：N沟道（增强型、耗尽型）；P沟道（增强型、耗尽型） 二极管：普通二极管、稳压二极管、肖特基二极管、变容二极管、 发光二极管 分立元件电阻器：碳膜、金属膜、绕线等，又分为固定和可变两种类型； 分立元件电容器：电解电容器，一般制作容量比较大的电容；薄膜电容器；瓷片电容器。 无源器件 电阻器 电容器 电感器：一般由多匝线圈构成，不宜集成，小电感量特殊情况可集成 互连线 集成电路中的无源器件特点： 制作工艺：最好与NPN管或MOS管工艺兼容。 集成电阻器和电容器优点：元件的匹配及温度跟踪较好。 串联电阻 集成电阻器和电容器的缺点： 1、精度低（±20%），绝对误差大； 2、温度系数较大； 3、制作范围有限； 4、占用芯片面积大，成本高。 所以集成电路设计中应多用有源器件，少用无源器件 NPN晶体管 基区扩 散电阻 3.1 集成电阻器 集成电路中的电阻分类 ： 无源电阻 通常是合金材料或采用掺杂半导体制作的电阻 有源电阻 将晶体管进行适当的连接和偏置，利用晶体管的不同的工作区所表现出来的不同的电阻特性来做电阻。 无源电阻器分类 合金薄膜电阻 采用一些合金材料沉积在二氧化硅或其它介电材料表面，通过光刻形成电阻条。常用的合金材料有： （1）钽（Ta）； （2）镍铬（Ni-Cr）； （3）氧化锌SnO2；（4）铬硅氧CrSiO。 多晶硅薄膜电阻 掺杂多晶硅薄膜也是一个很好的电阻材料，广泛应用于硅基集成电路的制造。 掺杂半导体电阻 不同掺杂浓度的半导体具有不同的电阻率，利用掺杂半导体的电阻特性，可以制造电路所需的电阻器。 无源电阻器常用设计图形 （6） 离子注入电阻，薄层电阻RSBI=0.1-20kΩ/□，由于离子注入对掺杂浓度控制精度高，所以制作电阻精度高，适合制作高精度电阻。 薄层电阻RS（方块电阻）——表面为正方形的薄层，在电流平行于该正方形的某一边流过时所呈现出的电阻值。 掺杂半导体集成电阻器分类： （1） 基区扩散电阻{双极IC中用的最多的电阻}，其薄层电阻（方块电阻）RSB=100-200Ω/□，阻值范围50Ω-50KΩ； （2） 发射区扩散电阻，薄层电阻RSE≈5Ω/□； （3） 埋层电阻，薄层电阻RS，BL≈20Ω/□ （4） 基区沟道电阻，薄层电阻RSB1=5-15kΩ/□； （5） 外延层电阻，薄层电阻RSB1≈2kΩ/□； 基区扩散电阻： 基区扩散电阻结构示意图 电阻体 P型衬底接低电位 电阻电位高端 PN结隔离 阻值估算 R=R? L/W 3.1 R?为基区扩散层薄层电阻，W、L为电阻器的宽度和长度。薄层电阻的扩散是同NPN管的区扩散同时进行的，R?由NPN管的设计决定，只要芯片上NPN管的参数确定了，R?就确定了。所以说设计基区扩散电阻主要就是设计电阻的几何尺寸，即确定W和L；另一种表示方法：确定“方数L/W”与“条宽W”。 公式3.1是一个长方形电阻的计算公式，实际上有很多因素会影响阻值。 * 影响阻值因素：引出端、拐角处的电流密度不均匀分布、基区杂质横向扩散引起的条宽增大等。 设计时减小误差的办法 （1）端头修正 引线端头处电力线弯曲，从引线孔流入的电流，绝大部分电流从引线孔正对电阻条一边流入，从侧面和背面流入很少，端头引入附加电阻，使阻值增大。所以引入端头修正因子K1，K1取值采用经验值。 K1=0.5方，表示整个端头电阻对总电阻贡献相当于0.5方，对于大电阻，LW，K1可忽略不计。 不同电阻条宽和端头形状的端头修正因子 （2）拐角修正因子 对于大电阻，由于R?一定，则L值较大，为充分利用芯片面积或布图方便，常设计成折叠形式，但拐角处电力线不均匀，实测直角拐角对电阻值贡献相当于0.5方，即拐角修整因子K2=0.5方。 （3）横向扩散修整因子 基区扩散电阻的横截面 横向扩散修整因子m主要由以下两个因素决定： ① 由于存在横向扩散，所以基区扩散电阻实际横截面不为矩形，而为图3-4所示图形。所以实际宽度与设计宽度不符，表面处最宽。 最宽处WS≈W+2×0.8Xjc ② 杂质浓度在横向扩散区表面与扩散窗口正下方的表面区域不同，浓度由窗口处N?≈6×1018㎝-3逐步降低到外延层处杂质浓度Nepi≈1015～1016㎝-3。假定横向扩散区的纵向杂质分布与扩散窗口