如何使用ModelSim作前仿真与後仿真.pdfVIP

(筆記筆記) 如何使用如何使用ModelSim作前仿真與後仿真作前仿真與後仿真? (SOC) (Quartus II) (ModelSim) 筆記筆記 如何使用如何使用 作前仿真與後仿真作前仿真與後仿真 Posted on 2009-01-30 21:04 真 OO 无双 阅读(1629) 评论(2) 编辑 收藏 网摘 所 属分类: SOCQuartus IIModelSim Abstract 本文介紹使用ModelSim 做前仿真，並搭配Quartus II 與ModelSim 作後仿真。 Introduction 使用環境使用環境：：Quartus II 8.1 + ModelSim-Altera 6.3g 使用環境使用環境：： 由於FPGA 可重複編程，所以不少開發人員就不寫testbench，直接使用Quartus II 的 programmer 燒進開發板看結果，或者使用Quartus II 自帶的Waveform Editor 進行 仿真，這種方式雖然可行，但僅適用於小project，若project 越寫越大，Quartus II 光 做fitter 就很耗時間，一整天下來都在作Quartus II 編譯。 比較建議的方式，還是學ASIC 那招：『寫testbench 先對每個module 作前仿真，再對 每個module 作後仿真，最後再燒入FPGA 測試。』 這種方式的優點是： 1.testbench 比waveform editor 可更靈活的描述電路規格。 2.testbench 可使用Verilog 的系統函數，如$display()、$fwrite()...等。 但要使用testbench 作仿真，單獨Qaurtus II 並無法做到，就得使用ModelSim 了，這 又牽涉到 『前仿真』與『後仿真』。 所謂的 『前仿真』，就是Quartus II 的Functional Simulation，不考慮電路的門延遲與 線延遲，重點在觀察電路在理想環境下的行為與設計構想是否一致[1]。由於沒經過fitter 階段，所以模擬速度很快。前仿真結果正確前仿真結果正確，並不表示將來結果結果正確，並不表示將來結果結果正確，但若前仿真結，但若前仿真結 前仿真結果正確前仿真結果正確，，並不表示將來結果結果正確並不表示將來結果結果正確，，但若前仿真結但若前仿真結 果不正確果不正確，則將來結果一定不正確，則將來結果一定不正確。 果不正確果不正確，，則將來結果一定不正確則將來結果一定不正確 所謂的 『後仿真』，就是Quartus II 的Timing Simulation，考慮了電路的門延遲與線延 遲，由於經過fitter 階段，所以模擬結果最為精準。但fitter 在Quartus II 編譯需耗費很 多時間，所以建議所以建議 『前仿真『前仿真』正確後』正確後，再考慮，再考慮 『後仿真『後仿真』』。 所以建議所以建議 『『前仿真前仿真』』正確後正確後，，再考慮再考慮 『『後仿真後仿真』』 使用Quartus II 的waveform editor 作前仿真與後仿真，我就不再多談，本文主要是談 如何使用ModelSim-Altera 作前仿與後仿。 1.使用使用GUI 的方式在的方式在ModelSim-Altera 作前仿真作前仿真。。 使用使用 的方式在的方式在 作前仿真作前仿真。。 2.使用使用DO macro 在在ModelSim-Altera 作前仿真作前仿真。。 使用使用 在在 作前仿真作前仿真。。 3.使用使用Quartus II + ModelSim-Altera 作後仿真作後仿真。。 使用使用 作後仿真作後仿真。。 Counter.v / Verilog 1 /* 2 (C) OOMusou 2008 3 4 Filename : Counter.v 5 Compiler : Quartus II 8.1 / ModelSim-Altera 6.3g 6 Description : simple counter 7 Release : 01/30/2009 1.0 8 */ 9 10 `t