薄膜电路设计规则.docVIP

薄膜电路设计规则 (微波电路工艺研究所) 1.0 目的 1.1 本文件定义了薄膜电路的设计规则。 1.2 这些规定被薄膜生产者应用于所有薄膜电路的制造。 1.3 本文件分为两部分： 1.为了保质保量生产出与工艺所加工技术相匹配的产品，须遵守基本的设计规则。 2.掩膜版要求。 2.0 基本设计规则 2.1 标准的基片形状是正方形或长方形。形状为异形的基片应与工艺所沟通解决。 2.2所有电路图形用AutoCAD软件进行绘制，由直线，圆弧或由它们的组合而构成，并且是封闭的图形，图形不需要填充，输出格式为.DWG或者.DXF；其它图形软件所绘制的图形文件是不被接受的。 2.3电路图形文件以电子邮件及其他电子数据形式传递与工艺所，并注明型号、设计师及联系电话，以便沟通。 2.4基片的类型、尺寸、厚度、数量和表面质量要求须详细说明。 2.5基片表面金属的要求须详细说明，它包括基片正反面的金属结构、厚度和公差。 2.6基片典型金属结构有三层，从下到上依次为： 电阻层：氮化钽 (TaN) 支持层：钛钨 (TiW) 导线层：金 (Au) 2.7金层厚度要求≤4微米，可提供的最小线宽是18微米。需要更小线宽请与工艺所沟通解决。（见图1） 2.8金层厚度要求≤4微米，可提供的最小缝隙是18微米。需要更小缝隙请与工艺所沟通解决。（见图1） 2.9金层厚度要求≤4微米，可提供的基片上关键图形尺寸的最小偏差是±2.54微米(如电感、朗格电桥的线和缝等)，非关键图形尺寸的最小偏差是±7.62微米。 2.10金层标准厚度是4微米，厚度的标准偏差是±20%。 2.11氮化钽电阻标准方阻为50Ω/□，电阻标准偏差是±10%。需要其它方阻请与工艺所沟通解决。 2.12电阻图形最小的宽度和长度是50微米。 2.13所有导体和电阻图形到基片边缘的最小距离是50微米。（见图2） 2.14可加工金属化孔最小直径为0.1 mm，标准比率是1.0，薄膜基片能接受的最小比率是0.8。(例如，0.381毫米厚的基片金属化孔的标准直径是0.381毫米，孔的最小直径是〈0.381×0.8〉毫米即0.3毫米)。 比率公式：D/T 其中 D=金属化孔的直径 T=基片厚度 2.15最小孔距是0.8×基片厚度×2。（见图3） 2.16孔边缘到导体图形边缘的最小距离是63.5微米。（见图3） 2.17孔中心到基片边缘的最小距离是0.8×基片厚度×1.5。（见图3） 2.18孔位最小偏差为50微米。 2.19电路中应该有一个独立的50欧的测试电阻,两边测试电极的尺寸为0.3毫米×0.3毫米。这对设计混合电路不可测量的电阻是十分重要的。(见图4) 2.20除圆孔外可加工方槽、椭圆孔等多种异形槽，具体形状及大小应与工艺所沟通解决。 2.21基片外形尺寸标准偏差是±50微米。 2.22拼版的标准直接决定于所用的基片。拼版的尺寸要求取决于电路尺寸和质量要求。工艺所现有进口Al2O3瓷片尺寸是2〞×2〞(50.8毫米×50.8毫米) 。 2.23拼版后有效使用面积为40毫米×40毫米。 2.24标准划片槽宽度有100微米、150微米、200微米三种尺寸。 2.25基片最小工程加工量是一片2〞×2〞尺寸基片，并且只能排两种不同尺寸的图形，若是异形图形只能排一种图形；实际加工面积按合格后的基片面积核算。 3.0 标准要求 3.1用AutoCAD文件绘制导体层和电阻层时，导体层和电阻层应绘制在不同层上，分别用不同的颜色加以区分。 制作薄膜电路由于精度要求高，掩膜版需外协加工，加工周期3–4天。 3.2导体层掩膜版要求 3.2.1导线层图形由直线，圆弧或由它们的组合而构成，并且是封闭的图形，图形不需要填充。 3.2.2所有电路图形在导体层掩膜版上应该有一个识别标志。 3.2.3有凹口的电阻作为空隙处理。（见图4） 3.3电阻层掩膜版要求 3.3.1电阻设计原理 3.3.1.1电阻的阻值由电阻的长度对宽度比例来决定，并用多少“方” 来表示。 3.3.1.2计算电阻阻值的方程式：R = s(L/W) R=电阻值 （单位：ohms） s=薄膜电阻值（ 单位:ohms/方） L=电阻的长度尺寸 W=电阻的宽度尺寸 3.3.1.3电阻的长度永远是指平行于电流方向的电阻尺寸。 3.3.1.4电阻在角部（如：L形或折弯形）的正方形，取薄膜电阻值的二分之一（见图5）。 3.3.1.5电阻的类型 3.3.1.5.1 矩形形状：最常用类型电阻（见图6）。 3.3.1.5.2 L形或折弯形状：电阻在角部（例如：L形或折弯形）的正方形，取薄膜电阻值的二分之一。（见图7） 3.3.1.5.3 蛇弯形状：该形状通常用于大阻值的电阻，角部的数量使电阻值计算变得复杂，电阻在角部（如：L形或折弯形）的正方