数电总结3-8.ppt

[3.1] 分析图P3.1电路的逻辑功能，写出Y1、、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。 3.3 用与非门设计四变量的多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。 解 真值表 3.7试画出用３线-８线译码器74LS138和门电路产生多输出逻辑函数的逻辑图（74LS138逻辑图如图P3.10所示） 用外加与非门实现之，如图所示。 [3.9] 画出用4线-16线译码器74LS154和门电路产生如下多输出逻辑函数的逻辑图。 电路图如图A3.11所示 [3.17] 用8选1数据选择器CC4512（参见题3.14）产生逻辑函数 [解] 令A=A2，B=A1，C=A0，D=D0～D7，将Y写成最小项之和的形式，找出与8选1数据选择器在逻辑上的对应关系，确定D0～D7所接信号。 第一片每计满10个数，第二片才可计一个数； b.串行进位 CP 1 2 3 4 5 6 7 8 9 10 C1 CP2 故将第一片的C反相后，接第二片时钟；注意不能直接将C1接CP2 1 CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 74160(1) EP ET CP C LD RD 1 D0 D1 D2 D3 Q0 Q1 Q2 Q3 74160(2) EP ET CP C LD RD 1 计数 输入 进位 输出 C1 1 ②若M为素数 首先将两片级联起来，实现N×N进制计数，然后再用整体置零 法或整体置数法实现M进制计数 例：试用两片同步十进制计数器74160接成二十九进制计数器 解：M=29，N=10 a.整体置零法 计数值为29时，RD=0，直接置零 故 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 EP ET CP 1 CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 74160(1) C LD RD 1 计数 输入 D0 D1 D2 D3 Q0 Q1 Q2 Q3 74160(2) EP ET CP C LD RD 1 1 0 0 1 0 1 0 0 C 当计数值为28时，进位输出C=1 故 b.整体置数法 两种方法比较： 前者利用直接置零端，有清零不可靠的缺点。 后者利用同步置数端，可靠。 故 计数值为28时，LD=0，当下一个时钟上升沿到来时置入0000 1 CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 74160(1) EP ET CP C LD RD 1 计数 输入 D0 D1 D2 D3 Q0 Q1 Q2 Q3 74160(2) EP ET CP C LD RD 1 进位 输出C Q4 Q5 Q6 Q7 0 1 0 0 Q0 Q1 Q2 Q3 0 0 0 1 四、时序逻辑电路的设计方法 同步时序逻辑电路的设计方法 （一）、逻辑抽象，得出状态转换图或表（用S表示） 1.确定输入、输出变量，并定义输入、输出变量的状态。 2.确定电路状态数，并定义状态的含义。 3.根据题意画出状态转换图或表。 此步是最具创造性的。 （二）、状态化简 将等价状态合并。(若某两个状态在相同的输入下有相同的输出， 且转换到同样的次态去，则为等价状态，可以合并为一个状态。) 步骤： （三）、状态分配 1.确定触发器数目，设状态数为M，触发器数为n，则2n-1M2n 2.状态编码，一般选用自然二进制码。 此两步较为简单。 （四）、选定触发器类型，写出状态方程、驱动方程、输出方程 1.根据状态转换图或表，填写状态变量、输出变量的卡诺图， 写出状态方程、输出方程。 2.将状态方程和触发器特性方程比较，写出驱动方程。 此步较为繁琐，但机械规律。 （五）、画出逻辑图 （六）、检查自启动 此两步较为简单。 基于触发器时序电路的设计 一、时序逻辑电路的设计步骤 所谓时序逻辑电路的设计，是根据要求实现的逻辑功能，求出 满足此功能的最简单的时序逻辑电路的过程。一般步骤如下： （1）分析设计要求，建立原始状态图或原始状态转换表 首先分析给定的逻辑问题，明确输入、输出变量，并且定义其 对应的意义；再设定电路的状态数，将电路的状态按顺序编号， 然后按照题意画出原始状态图或原始状态转换表。 （2）进行状态化简，求出最简状态图 在原始状态图中，凡是输入相同输出也相同,要转换的次态也相 同的状态，皆称为等价状态。状态化简就是将多个等价状态合 并，丢掉多余状态，从而得到最简状态。 （3）状态分配 　 状态分配又叫做状态编码或状态赋值。若最简状态图中状态 数为N，则触发器的数目n应满足关系2 n ≥N2n-1一般情况下， 可以从各种不同分配方案中，选择最佳状态编码方案，可以使设计电路最