5触发器及其应用.docVIP

实验五 触发器及其应用 一、实验目的： 1．掌握基本RS、D、JK触发器的逻辑功能及其测试方法。 2．掌握集成触发器的逻辑功能及使用方法。 3．熟悉触发器之间的相互转换方法。 二、实验原理： 触发器是具有记忆功能的存储数字信息的最常用的一种基本单元电路，是构成时序逻辑电路的基本逻辑部件。触发器具有两个稳定的状态：“0”状态和“1”状态。在适当触发信号的作用下，触发器的状态发生翻转，即触发器可由一个稳态转换到另一个稳态。当输入触发信号消失后，触发器翻转后的状态保持不变（记忆功能）。根据电路结构和功能的不同，触发器有触发器、触发器、触发器、触发器、触发器等类型。 1．基本触发器 图5-1为由两个与非门交叉耦合构成的基本触发器，它是无时钟控制低电平直接触发的触发器。基本触发器具有置“0”、置“1”和“保持”三种功能。为置“1”端，当（）时触发器被置“1”；为置“0”端，当（）时，触发器被置“0”；当时，触发器状态保持；当时，触发器状态不定，应避免这种情况发生。表5-1为基本触发器功能表。 图5-1 基本触发器 表5-1 基本触发器功能表 输 入 输 出 0 1 1 0 1 0 0 1 1 1 0 0 2．D触发器 在输入信号为单端的情况下，D触发器用起来最为方便，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，它的状态只取决于时钟到来前D端的状态。常用的有双D触发器74LS74、四D触发器74LS175、六D触发器74LS174等。图5-2为双D触发器74LS74的引脚排列及逻辑符号，其功能如表5-3所示。 图5-2 双D触发器74LS74引脚排列及逻辑符号 D触发器的状态方程为： 表5-2 D触发器功能表 输 入 输 出 0 1 × × 1 0 1 0 × × 0 1 0 0 × × 1 1 ↑ 1 1 0 1 1 ↑ 0 0 1 1 1 ↓ × D触发器的应用很广泛，可用作数字信号的寄存、移位寄存、分频和波形发生等。 3．边沿JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活及通用性较强的一种触发器。本实验采用74LS112双JK触发器，它是下降沿触发的边沿触发器，其引脚功能及逻辑符号如图5-3所示。 图5-3 双JK触发器74LS112引脚排列及逻辑符号 JK触发器的状态方程为： J和K是数据输入端，是触发器状态更新的依据。若J、K有两个或两个以上输入端时，组成“与”的关系。与为两个互补输出端。通常把、的状态定为触发器“0”状态，而把、的状态定为“1”状态。 边沿JK触发器的功能如表5-3所示。 表5-3 边沿JK触发器功能表 输 入 输 出 0 1 × × × 1 0 1 0 × × × 0 1 0 0 × × × 1 1 ↓ 0 0 1 1 ↓ 1 0 1 0 1 1 ↓ 0 1 0 1 1 1 ↓ 1 1 1 1 ↑ × × JK触发器常被用作缓冲存储器、移位寄存器和计数器。 4．触发器之间的相互转换 在集成触发器产品中，每一种触发器都有自己固定的逻辑功能，但用转换的方法可以获得具有其它功能的触发器。例如将JK触发器的J、K两端连在一起，并把它作为T端，就得到T触发器，如图5-4（a）所示。 图5-4 JK触发器转换为T、T′触发器 T触发器的状态方程为： T触发器的功能如表5-4所示。 表5-4 T触发器功能表 输 入 输 出 0 1 × × 1 1 0 × × 0 1 1 ↓ 0 1 1 ↓ 1 由功能表可见，当时，时钟脉冲作用后，其状态保持不变；当时，时钟脉冲作用后，触发器状态翻转。所以，若将触发器的端置“1”，如图5-4（b）所示，即得到触发器。触发器的端每来一个脉冲信号，触发器的状态就翻转一次，故称之为翻转触发器，广泛应用于计数电路中。 同样，若将触发器的端与端相连，便转换为触发器，如图5-5所示。 触发器也可转换为触发器，如图5-6所示。  图5-5 触发器转换为触发器 图5-6 触发器转换为触发器三、实验仪器 XSX-2B数字电路实验箱 74LS112（1块） 74LS74（1块） 74LS00（1块） 四、实验内容 1．基本触发器逻辑功能测试 按图5-1，用两个与非门组成基本触发器，输入端、接逻辑电平开关，输出端、接逻辑电平显示器，按表5-5要求进行测试，并记录测试结果。 表5-5 基本触发器逻辑功能测试 1 1→0 0→1 1→0 1 0→1 0 0 2．双触发器74LS112逻辑功能测试 （1）测试、的复位、置位功能。 将触发器的