第2章 单片机硬件系统设计基础 (第3次课).pptVIP

* 第2章 单片机硬件系统设计基础 西安电子科技大学 雷思孝 * P0口由P0.0～P0.7 共8位组成。它是一个三态双向口，可作为地址/数据分时复用口，也可作为通用I/O接口。其每一位的位结构原理如图2.10所示。锁存器起输出锁存作用，8个锁存器构成了特殊功能寄存器P0；场效应管V1、V2组成输出驱动器，以增大带负载能力；三态门1是读引脚输入缓冲器；三态门2用于读锁存器的状态；与门3、反相器4及模拟转换开关构成了输出控制电路。 2.5 单片机的并行端口及应用 P0口的结构及用途 * 2.5 单片机的并行端口及应用 P0口的结构及用途 * P0口作为通用I/O口使用时，需要注意以下几点： ① P0口在做I/O端口时，由于V2截止，输出级是漏极开路电路，要使“1”信号正常输出，必须外接上拉电阻。 ② P0口作为通用I/O口使用时，是准双向口。由于控制信号C的作用使V2一直处于截止状态。在输入数据时，应先把端口置1，此时锁存器的/Q端为0，使输出级的场效应管V1也处于截止状态，使引脚处于悬浮状态，才可作高阻输入。 * ③ 在P0用作地址/数据分时复用功能做总线时，由于访问外部存储器期间，CPU会自动向P0口的锁存器写入0FFH，对用户而言，P0口此时则是真正的三态双向口，不必外接上拉电阻。 * P1口为准双向口，只能作为通用I/O口使用，其内部位结构如图2.11所示。P1口与P0口的区别在于输出驱动部分，其输出驱动部分由一个场效应管V1与内部上拉电阻组成。当其某位输出高电平时，可以提供拉电流负载，不必像P0口那样需要外接上拉电阻。 P1口的结构及用途 * P1口的结构及用途 * P2口可作为普通I/O端口使用也可作为地址总线使用。 当作为外部扩展存储器的高8位地址总线使用时，控制信号使转换开关接向右侧，由程序计数器PC送来的高8位地址信号，或数据指针DPTR的高8位地址信号经反相器3和V1输出到P2口的引脚上，输出高8位地址信息A15～A8。在上述情况下，端口锁存器的内容不受影响，所以，取指或访问外部存储器结束后，由于转换开关又接至左侧，使输出驱动器与锁存器Q端相连，引脚上将恢复原来的数据。 P2口的结构及用途 * P2口的结构及用途 * P3口是个多功能端口，它除了可以作为通用I/O端口外，还具有第二功能。 作为I/O端口时，第二功能输出控制信号为高电平，与非门等效为一个反相器，与P2 口情况类似。作为第二功能输出时，CPU会自动向锁存器写入“1”，打开与非门3，这时与非门同样等效于一个反相器，第二功能输出信号经与非门3→V1管的栅极→控制漏极→P3.X引脚；作为第二功能输入时，“第二功能输出”控制端、锁存器输出端均为“1”， 与非门3输出低电平，V1管截止，输入信号经引脚→缓冲器4→第二功能输入。 P3口的结构及用途 * P3口的结构及用途 * 并行端口的应用 1.P0口～P3口用作输入/输出端口 P0口～P3口用作通用I/O口时，P0口必须外接上拉电阻，而其它端口不需要外接上拉电阻，除此之外，四个并行口用法相似。对于每一个并行口，如果作为普通的输入输出端口，根据需要均可定义一部分引脚作为输入脚，另一部分引脚作为输出脚，没有使用的引脚也可悬空。 请注意：系统复位后P0口、P1口、P2口和P3口均输出为高电平，在系统的软硬件设计时要特别注意被控对象的初始状态，防止出现误动。 * 端口的“读-修改-写”操作 * 并行端口的负载的能力 Intel公司的8031、8051、8751等产品，其四个并行端口中，P0口的每个引脚能够输出驱动8个TTL门电路，即输出电流不大于800μA。其余三个端口P1、P2和P3口的每个引脚能够输出驱动4个TTL门电路。 Atmel公司的AT89C51、52 及AT89C2051等产品，其端口能提供20mA的电流，可直接驱动LED显示器。 * 时序是CPU总线信号在时间上的顺序关系。 CPU发出的时序控制信号有两大类。一类是用于单片机内部协调控制的，对用户来说，并不直接接触这些信号，可不必了解太多。另一类时序信号是通过单片机控制总线送到片外，形成对片外的各种I/O接口、RAM和EPROM等芯片工作的协调控制，对于这部分时序信号用户应该予以关心，并在系统设计时正确使用这部分时序信号。 2.6 单片机时序 * 2.6.1 几个基本概念 振荡周期 1/fOSC 机器周期 T=12*1/fOSC 指令周期 * 例：设MCS-51单片机的外接晶体振荡器的振荡频率为12MHz，求该单片机的振荡周期、状态周期、机器周期和指令周期。 解： 振荡周期=1/12μs 状态周期=1/6μs 机器周期=振荡周期*12=1μs 指令周期=1～4μs