8EM课件10.pptVIP

PCB的电磁兼容设计 静电放电防护设计（2） 静电放电发生器的主要参数包括： 充电电阻(Rc) 50MΩ～l00MΩ 储能电容(Cs十Cd) 150pF±10% 放电电阻(Rd) 330Ω±10% 输出电压 接触放电8kV(标称值) 空气放电l5kV(标称值) 输出电压示值的容许偏差 ±5% 输出电压极性 正/负极性(可切换的) 保持时间 至少5s 放电，操作方式 单次放电(连续放电之间的时间至少1s) * PCB板工程设计（1） 印制电路板是所有精密电路设计中最重要的部件。研究电路板级的EMI抑制，对PCB板的EMC设计显得格外重要。 电路板级的EMI抑制，一般从两个方面考虑，一是元器件选用，二是典型电路设计。元器件选用是电路组件EMC设计的基础，首选能减小噪声和对电磁干扰有抑制作用的元器件。 PCB板工程设计（2） 选择EMC特性好的电容器、电阻器、磁性元件、继电器、各种开关、连接器、电缆、模拟和逻辑有源器件等组成电路的基本元器件，强调降额使用，以避免不必要的噪声和EMI发射。 印制板级电路级EMC设计和设备级EMC设计通过接地、搭接技术，布局、布线技术，滤波技术，屏蔽技术实现；重视特殊抑制电路的应用。 PCB板工程设计（3） 元器件自身的EMC特性是我们感兴趣的研究内容。首选固有噪声和电磁干扰小的元器件，选择敏感度阈值高的元器件。 模拟器件的灵敏度以器件固有噪声为基础，即等于器件固有噪声的信号强度或最小可识别的信号强度称为灵敏度，模拟器件的带内敏感度特性取决于灵敏度和带宽。 PCB板工程设计 （4） 逻辑器件的带内敏感度特性取决于噪声容限或噪声抗扰度。 噪声容限即叠加在输入信号上的噪声最大允许值，噪声抗扰度可表示为： PCB板工程设计（5） 电阻器的EMI问题在于使用时注意电容和电感效应。 电感器的EMI问题在于重视电感器的瞬变现象。 使用电容器时注意防引线长带来电感效应；电解电容在电压大于工作电压时会出现闪烁现象；电介质在甚低频充、放电时可能发生噪声脉冲。 电容、电感可能发生谐振，引发泄漏等等，都属于EMC设计时应该关注的问题。 PCB板工程设计（6） 抗EMI元器件举例： 穿心电容：一个电极作中心导体，另一个导体作成管状，直接用具螺钉压紧或焊接在安装表面，不会产生寄生电容，有滤波作用。 共模扼流圈：套在两根电源线的空心铁氧体珠，对共模电流起抑制作用；如果配对的信号线穿过磁珠，则仅影响不希望有的共模干扰电流，对有用的差模没造成影响。 PCB板工程设计（7） 压敏电阻器：电阻随两端电压呈非线性变化（电流小，电阻大；电流大，电阻小）。 压敏电阻器的功能： 过电电压防护； 浪涌吸收； 静电放电泄放； 火花熄灭等作用。 PCB板工程设计（8） 描述压敏电阻器的参数： 被保护电路正常工作时，加在压敏电阻器上的最大直流电压（或交流电压峰值）及其漏电流； 压敏电阻器的限制电压（阈值）； 压敏电阻器的最大浪涌电流峰值、波形、一次冲击能量； 压敏电阻器应用环境条件。 PCB板工程设计（9） 电路板级的EMI抑制，包括元器件的选取、限制信号带宽和速度、电路板布局和接地方法等内容，在设计开始阶段，认真考虑设备的布局方案(板级和设备级)，设备布局设计中要遵守两个重要原则： (1) 设备(电路板)要按信号特性进行分区，以控制可能的交叉干扰。 (2) 控制电路板上走线的布局，尽量使其环路面积最小化。 PCB板工程设计（10） 去耦电容对△I噪声电流有抑制作用。在电路中,当CM0S逻辑器件的众多信号管脚同时发生“0”“1”变换时,不论是否接有容性负载,都会产生很大的△I噪声电流,使得器件外部的工作电源电压发生突变。 一般是选择安装去耦电容来提供一个电流源,以补偿逻辑器件工作时所产生的△I噪声电流,防止器件从电源和接地分布系统中吸取该电流,从而造成电源电压的波动。 PCB板工程设计（11） 去耦电容对△I噪声电流有抑制作用。还可以从另外一个角度来说,由于电路中电源线和地线结构表现为一个感性阻抗,从而使△I噪声电流表现一个△I噪声电压来破坏逻辑器件的工作,去耦电容就可以补偿并减小这个感性阻抗,以减小影响器件正常工作的△I噪声电压。 电缆线走向对EMC的影响 PCB板工程设计（12） PCB板工程设计 （13） 精心设计线路板