fpga第五讲.pptVIP

第五讲: 并行语句 并行语句（Concurrent） 所有并行语句在结构体中都是同时执行，即执行顺序与语句书写的顺序无关。这种并行性是由硬件本身的并行性决定的。 VHDL有几种主要并行语句： 进程语句(PROCESS)。 块语句(BLOCK)。 并行信号赋值语句 (=、WHEN－ELSE、WITH－SELECT－WHEN)。 生成语句(GENERATE)。 并行过程调用语句(PROCEDURE、FUNCTION)。 元件例化语句(PORT MAP)。 2.3.1进程语句(PROCESS) 进程语句的语法描述： 并行信号赋值语句 并行信号赋值语句 例：4选1数据选择器 小结 采用条件信号赋值语句，可以直接对真值表描述，着就是结构体的寄存器描述方式（数据流描述方式）。它在使用上更贴近硬件电路，但是不如直接用表达式描述简单。 所以，使用条件信号赋值语句，要求编程者有相当的硬件 电路的知识。 (3)选择信号赋值语句 四选一数据选择器 architecture Behavioral of mux4 is signal sel : integer; begin with sel select q = d0 when 0, d1 when 1, d2 when 2 , d3 when 3, ‘Z when others; sel = 0 when a=0 and b=0 else 1 when a=1 and b=0 else 2 when a=0 and b=1 else 3 when a=1 and b=1 else 4; end Behavioral; 标号:BLOCK 块头 说明语句； BEGIN 并发处理语句； END BLOCK 标号名； 块头:主要用于信号的映射及参数的定义，通常通过generic语句实现。 说明语句:与构造体说明语句相同，主要是对该块所要到的客体（常数说明，信号说明，元件说明）加以说明。 二选一 architecture bf of cmux21 is signal temp1,temp2,temp3 : std_logic; begin cblock: block begin temp1= data1 and sel; temp2= data2 and ( not sel); temp3= temp1 or temp2; q= temp3; end block cblock; End architecture bf; 程序利用BLOCK语句吧2选1的程序封装在一个块中，该块可以和其他块一起并发执行，而块内语句也是并发执行。 注意： 一个实体可以含有多个构造体，而一个构造体中 可以含有多个块，一个块结构中可以含有多个进 程，如此嵌套、循环从而构成了一个复杂的电子系 统。 块结构就相当于电路设计中的子电路图，而构造 体就相当于整个电路图，这样的层次设计，可以使 得整个电路结构清晰，模块化程度高。 作业： 利用所学的并行语句，编写一个七段显示译码器程序，并建立工程，通过仿真，给出波形仿真图，最好能下载到试验箱通过验证。 硬件描述语言与数字系统设计 　一个结构体可以包括多个进程语句； 　各个进程是并发执行的； 　进程结构中必须包含一个敏感信号表或包含一个WAIT语句； 　进程内部的所有语句却都是顺序执行的。 　多进程间的通信依靠信号 (SIGNAL)来传递。 [标号:] PROCESS(敏感信号表) 　　　　 [声明区]；--此处声明局部变量、数据类型等。 　　　　BEGIN 　　--进程开始 　　　　 [顺序语句]； 　　　 END PROCESS [标号]；　--进程结束。 敏感信号表中，只有当其中的某个信号发生变化时，该进程才被激活(执行)；切勿将变量列入敏感表。 WAIT语句在进程中的作用同敏感表相似。 例: 计数器 PROCESS(clk，nreset) --进程(敏感表) BEGIN IF (nreset:＝0) THEN --顺序语句，异步清零 qcnt=0000； ELSIF (clkevent AND clk=1) THEN