高压横向双重扩散.pdfVIP

高壓橫向雙重擴散金氧半電晶體於 靜電放電下的佈局最佳化 國立台北科技大學機電整合研究所 *世界先進積體電路股份有限公司 林偉毅、陳雙源、林耿立* 、周業甯 * 、邱華琦* 2006-3-6 目錄 一. 序言 二. 佈局差異及影響 2.1埋藏層的影響 2.2通道寬度的影響 2.3 淺溝槽隔離寬度的影響 三. 結論 摘要–在本研究中，分析了高壓元件(橫向雙重擴散金氧半電晶體)在靜電放電 發生及元件在高電流導通時的特性， 並據以找出靜電放電最佳化的佈局規 則。因此我們設計和製造了很多不同佈局參數的元件，再利用傳輸線觸波產 生器量測之。數據顯示主要影響觸發電壓的佈局參數是埋藏層和漂移區的長 度，且非均勻導通會影響 N 型半導體靜電放電的耐受程度 。本研究實驗及分 析的結果，可以作為未來高壓元件在設計時的重要依據。 關鍵詞：靜電放電、橫向雙重擴散金氧 半電晶體、傳輸線觸波產生器。 一.序言 在靜電放電保護電路面積成本的影響下 ，保護元件設計都期望能在有限的佈 局 (layout)面積中設計出元件最佳的特性。然而，在實際的晶片中，靜電放電保 護元件都被設計成較大的尺寸以得到較高的靜電放電耐受度 。為了節省面積 ，大 尺寸的元件佈局時通常使用多指 (multiple fingers)型式的結構[1] 。一些其他的技 術也常常被使用，但是這些技術往往會影響保護電路的耐受程度 [2]–[4] 。另一 方面，累增崩潰 (avalanche breakdown)及驟回電壓(snapback voltage) 等電性可以藉 由佈局 來調整 。所 以研究不同的佈局 參數 對橫向雙重擴散金氧半電晶體 (lateral double-diffused MOS transistor, LDMOS)在高靜電放電電流時的導通特性和導 通機制並且對佈局參數做最佳化的設計是必須的。 藉著使用傳輸線觸波產生器(transmission line pulsing generation, TLPG)量 測技術 [5] 、[6] ，來分析橫向雙重擴散金氧半電晶體受靜電放電期間的特性。 從佈局參數對於靜電放電保護元件的研究中 ，利用改變佈局參數將可以用來 調整橫向雙重擴散金氧半電晶體在靜電放電 下元件導通的特性。在本次的實 驗中，我們設計了多組測試元件，來研究佈局參數對靜電放電保護元件耐受 程度和觸發電壓的影響。我們的目標是最佳化靜電放電保護元件的佈局參數 並了解靜電放電電流流經元件時的物理機制 ；傳輸線觸波產生器量測的數據和 一個簡單的電路模型清楚的被用來解釋佈局參數調變的影響。 二. 佈局差異及影響 當靜電放電保護元件特性與佈局參數的關係被充分的了解後 可藉由調整保， 護元件佈局參數以得到較高的靜電放電耐受度及合適的觸發電壓。本論文使用 0.25微米高壓金屬矽化物互補式金屬氧化矽製程 (silicided CMOS process)來設計 測試晶 片以研究橫向雙重擴散金氧半電晶體佈局參數對靜電放電特性的影 響 所有的量測都是使用。 Barth 4002 TLP Curve Tracer儀器 。儀器的基本介紹可上 Barth Electronics, Inc. 網站瀏覽。本次的實驗將元件發生故障定義在標準的操作 -9 電壓下時，元件漏電流大於 10 安培。 為了分析高壓電晶體佈局參數及其在靜電放電高電流下的特性，我們參考了 0.25µm 40V高壓佈局設計準則，對重要的佈局參數作有系統的調整如圖一；調 變的佈局參數及其數值如下所示 。在下面的小節我們會根據量測的結果來做分析 討論。 L : 通道長度 (L=2.5, 3, 4µm) W : 通道寬度(W=100, 200µm, unit-finger=50µm) b : 累積區長度 (b=1, 2µm) S : 淺溝槽隔離寬度 (S=3, 4µm) RPO : 電阻保護氧化層