高速可复用SPI总线设计与实践.pptVIP

高速可复用SPI总线设计与验证 指 导 教 师：杨慧晶 设 计 人 ：王瑞 学 号：0614020105 答辩主要内容 论文结构 课题背景 相关知识 主要设计内容与实现 总结 致谢 课题背景 SPI (Serial Peripheral Interface) 串行外设接口总线是一种 3线同步全双工串行通信接口总线本文的工作就是根据业界通用的 SPI 总线的标准，设计一种可复用的高速SPI 总线。由于 SPI 本身没有应答机制，对传输时序要求比较严格，所以就需要一个稳定可靠的同步时钟。针对这种需要，本文工作中特别设计了一个对奇偶分频分别考虑的时钟生成模块提供可靠的同步串行时钟。执行串并转换功能的数据传输模块结构简单，消耗硬件资源少，但却有很强的功能 高速可复用 SPI 总线  SPI 总线相关知识介绍 高速可复用 SPI 总线的主要特征 1,全双工同步串行数据传输； 2,传输字长可变，最多可同时传输 128 位； 3,支持 MSB 和 LSB 4,控制寄存器和传输寄存器分别在时钟上升沿或下降沿写入数据； 5,8 根从机选择线； 6,只用一个主时钟，完全静态同步设计； 7,采用最简洁的 Verilog 语言，模块完全可综合 主模块接口信号 SPI 的一个显著的特点就是接口信号少，所以硬件开销小，受到广大用户的青睐。它总共只有四个信号，分别是： SS：输出信号，从机选择信号； SCLK：输出信号，系统主时钟。作为主端和从端的时钟输入； MOSI：输出信号，主机输出从机输入的传输数据； MISO：输入信号，主机输入从机输出的传输数据。 SPI 的典型结构 SPI 寄存器介绍 SPI 总线所需要的基本寄存器有作为数据缓冲器的数据接收寄存器、数据传输寄存器，用来存放控制字的控制与状态寄存器，存放时钟分频值的时钟分频寄存器和储存从机选择状况的寄存器 数据接收寄存器用来保存最后执行传输的被接收的数据 数据传输寄存器用来保存下一轮将要传输的数据。 Spi 协议分析 SPI协议分析 图中SCK 信号是主端的输出时钟，同时也是从端的输入时钟。一旦主处理器向 SPI 的数据寄存器中写入数据，控制信号 tip(transfer in progress)就被拉起，时钟生成模块就会启动开始产生所需频率的时钟，数据转移模块将要传输的数据从主机的 MOSI 端移到从机的 MOSI 端。 SPI 总线接口的结构图 时钟分频模块 时钟分频模块中的时钟信号的来源是外部系统提供的时钟clk_in，此时钟的频率高于 SPI 总线使用的时钟频率，模块会根据各个