[理学]第5章 51--53中央处理器白中英.pptVIP

Structure - Top Level Structure - The CPU 5.2.3 LDA指令的指令周期 LDA R1, 6 指令的功能： （6）→R1 取指令 PC＋1 指令 译码 送操作数地址 取下一条 指令 开始 取指周期 图5.8 LDA指令的指令周期 取出操作数 执行周期 装入通用寄存器 ② LDA指令的执行周期 (1)操作控制器发出控制命令,打开IR输出三态门,将指令中的直接地址码6放到数据总线DBUS上. (2)操作控制器发出控制命令,将地址码6装入到数据存储器的地址寄存器AR . (3)操作控制器发出读命令,将数存6号单元中的数100读出到DBUS上. (4)操作控制器发出控制命令,将DBUS上的数据100装入缓冲寄存器DR. (5)操作控制器发出控制命令,将DR中的数据100装入到通用寄存器R1,原来R1中的数10被冲掉. ① 取指周期（与MOVE相同） 5.2.4 ADD指令的指令周期 ADD R1 , R2 ；功能： R1+ R2→R2 ② ADD指令的执行周期 (1)操作控制器送出控制信号到通用寄存器,选择R1作源寄存器,选择R2作目标寄存器； (2)操作控制器送出控制命令到ALU,指定ALU做R1(100)和 R2(20)的加法操作。 (3)操作控制器送出控制信号,打开ALU的三态门,将运算结果120放到数据总线DBUS上. (4)操作控制器送出控制信号,将DBUS上的数据打入到数据缓冲寄存器DR.ALU产生的进位信号保存在状态字寄存器PSW中. (5)操作控制器送出控制信号,将DR中的数据120打入到目标寄存器R2,R2中原来的内容20被冲掉. ① 取指周期（与MOVE相同） 5.2.5　STO指令的指令周期 送操作数地址 取指令 PC+1 指令 译码 取操作数(AC） 取下一条指令 开始 取指周期 执行周期 写数存 一个CPU周期 一个CPU周期 一个CPU周期 STO R2 , (R3) ；功能： R2→(R3) 5.5-5.13 取指令 PC+1 指令 译码 取下一条指令 开始 取指周期 执行周期 送转移 指令 一个CPU周期 一个CPU周期 JMP指令的指令周期由两个CPU周期组成。 5.2.6 JMP指令的指令周期 JMP指令的指令周期由两个CPU周期组成。 (1)操作控制器发出控制命令,打开IR输出三态门,将IR中的地址码101发送到数据总线DBUS上. (2)操作控制器发出控制命令,将DBUS上的地址码101打入程序计数器PC中,PC中的原先内容106被更换,这样，下一条指令将不从25单元读出，而是从内存21单元开始读出并执行，从而改变了程序原先的执行顺序。 ② JMP指令的执行周期 ① 取指周期（与MOVE相同） 5.2.7　用方框图语言表示指令周期　　　 　　在进行计算机设计时，可以采用方框图语言来表示一条指令的指令周期。 方框 代表一个CPU周期，方框中的内容表示数据通路的操作或某种控制操作。 菱形 通常用来表示某种判别或测试，不过时间上它依附于紧接它的前面一个方框的CPU周期，而不单独占用一个CPU周期。 　 我们把前面的五条典型指令加以归纳，用方框图语言表示的指令周期。???????　　 【例5.1】P142, 图5.15所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器(具有自增功能)，M为主存(受R/W信号控制)，AR为地址寄存器，DR为数据缓冲寄存器， ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。 (1)“ADD R2，R0”指令完成(R0)+(R2)→R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并列出相应的微操作控制信号序列。 (2)“SUB R1，R3”指令完成(R3) －(R1)→R3的操作，画出其指令期流程图，并列出相应的微操作控制信号序列。 (1)“ADD R2，R0”指令是一条加法指令，参与运算的两个数放在寄存器R2和R0中，“ADD R2，R0”指令的详细指令周期流程图如图(a)所示，图的右边部分标注了每一个机器周期中用到的微操作控制信号序列。 (2)“SUB R1，R3”指令是一条减法指令，其指令周期流程图如图（b)所示。与ADD指令不同的是：在执行指令阶段，微操作控制信号序列有所不同 1．时序信号的作用和体制 5.3 时序产生器和控制方式 （1）作用 ： 为计算机各部分的协调工作提供时序标志 。 （2）体制： 电位-脉冲制