NationalInstrumentsSMC同步与存储核心——混合信号测试的新.PDFVIP

National Instruments SMC （同步与存储核心） ——混合信号测试的新构架 介绍 当前先进的电子设计的特点是复合功能化以及更广泛地使用模拟、数字混合技 术。在设计，建模和测试这些诸如 3G 无线手机及顶置盒等混合了视频、音频及 数据信号的系统时，需要紧密集成与基频采样频率，失真，和触发特性相匹配的 数字及模拟数据采集和发生硬件。模拟及数字仪器不再是具有完全相异的定时引 擎和不匹配模拟性能的独立系统。另外，随着这些具有类似时钟的设备在全球范 围内广泛地制造，产品必须在极宽的温度范围内具有稳定性和性能一致性，以进 行可靠的、高性能的功能测试。 NI 设计出同步及存储核心（SMC ）作为一种针对高速模块化仪器的通用结构回应 了测试多种设备需求的挑战。SMC 具有的对集成复合信号的系统建模及系统测试 的重要特点是： ● 灵活的输入及输出数据传送核心 ● 每个通道高达256 MB 的高速存储器 ● 精确定时及同步引擎 组成基于 SMC 的复合信号测试工具的三种仪器在采样速率及灵活性方面相匹 配： ● 100 MS/s，14 位高分辨率数字化仪（NI PXI-5122） ● 100 MS/s，16 位任意波形发生器（NI PXI-5421） ● 100 HHz 数字波形发生器／分析器（NI PXI-6552） 灵活的输入及输出数据传送核心 SMC 结构的核心是一个现场可编程门阵列（FPGA）控制器，DataStream FPGA （DSF），它是仪器的 “CPU ”。它处理所有的指令，检查所有触发器和时钟， 外部信号路由，并管理仪器和主机之间的波形传输。 DSF 中两个主要的数据传送核心——一个用于输入，一个用于输出。输入核心用 于进行高速模拟波形数字化及数字波形输入。输出核心用于进行高速模拟波形生 成及数字波形输出。DSF 中的数据传送核心管理数据及指令处理、事件触发、触 发器及标识路由选择、波形缓冲链接及循环，以及内部设备通信总线（图1）。 存储子系统由两个存储区组成，每个存储区都可以独立配置成为输入或输出存储 体。采用此配置的 2 通道输入设备，例如高速 2 通道数字化仪，使用两个存储体 获取数据。单通道任意波形发生器包含一个配置为输出的存储区，一个数字波形 发生器／分析器可以使用一个存储体作为输入，另一个作为输出。 1 目前每个存储区的最大容量为 256 MB ，这样每台仪器总计为 512 MB 。每个存 储区的端口是一个64 位133 MHz 总线，每个存储区支持的吞吐量超过1G 字节/ 秒。存储子系统通过 NI-MITE ASIC 以完整带宽连接到PCI 总线上，实现主机与 SMC 之间的波形快速下载或上载。 图1：SMC 方块图 2 图2 ：高分辨率数字化仪Daughtercard 方块图 图3：任意波形发生器Daughtercard 方块图 3 图4 ：数字波形发生器／分析器Daughtercard 方块图 输入数据传送核心 DSF 输入数据传送核心处理来自于数字波形发生器／分析器的数字波形输入或高 速数字化仪的模拟-数字转换器 （ADC ）的高速数据输入流。多个独立数据采集可 被各个记录获取，范围从一个缓冲器至超过两百万的较小容量记录，记录之间的 重整时间仅 2 微秒。大容量存储器能够轻而易举地处理通信测试系统中常需的大 量数据记录，这些系统用于获得信息包处理、测量时钟偏差，以及其他错误诊断 测试。凭借 DSF 定时及同步引擎中的计数器，所有记录都能够及时与其数据源建