[计算机软件及应用]第10章 半导体存储器.pptVIP

PLD的基本结构 PLD主体 PLD的逻辑符号表示方法 PLD分类 组合逻辑电路的PLD实现1 组合逻辑电路的PLD实现2 存储器 分类 分类 （3）按存储器用途可以分为主存储器和辅助存储器。 1）主存储器（Main Memory） 主存又称内存， 用来存放计算机正在执行的或经常使用的程序和数据。CPU可以直接对它进行访问， 一般是由半导体存储器构成，通常装在主板上， 存取速度快，但容量有限， 其大小受地址总线位数的限制。 用来存放系统软件及当前运行的应用软件。 分类 2）辅助存储器（External Memory） 辅助存储器又称外存，是主存的后援， 一般不安装在主机板上，属计算机的外部设备。 辅存是为弥补内存容量的不足而配置的， 用来存放不经常使用的程序和数据， 需要时成批调入主存供CPU使用，CPU不能直接访问它。 最广泛使用的外存是磁盘、光盘等。 辅存容量大，成本低，所存储信息既可以修改也可以长期保存，但存取速度慢。 外存需要配置专门的驱动设备才能完成对它的访问，如硬盘、软盘驱动器等。 主要技术指标 只读存储器 固定ROM 可编程ROM ROM的应用 （2）选用8×3位ROM，画存储矩阵连线图： ROM应用 Y7=m12+m13+m14+m15 随机存取存储器 RAM的基本结构 静态随机存取存储器（SRAM） 存储容量的扩展 在许多场合，需要较大容量的存储器，因此，存储器的扩展是 十分重要的。我们知道存储器的容量用字数×位数表示，所以 它的扩展一般分为：位扩展、字扩展和字位同时扩展（全扩展） 通常利用译码器片选实现。 选用“片选译码线个数/芯片组数”的译码器 位扩展：字数不变，位数加倍的扩展方式。 例：将4K×4的RAM扩展为4K×8的存储系统。 连接图如下： 2个芯片构成一组，共有8个数据线（D0～D7）、12个片内地址线 （A0～A11），无需片选译码。 1 2 字扩展：字数加倍，位数不变的扩展方式。 例：将4K×4的RAM扩展为16K×4的存储系统。 连接图如下： 4个芯片构成4组，共有4个数据线（D0～D3）、12个片内地址线 （A0～A11），需2/4线译码器来片选译码。 全扩展：字数加倍，位数也加倍的扩展方式。 例：将4K×4的RAM扩展为16K×8的存储系统。 连接图如下： 8个芯片构成4组，每组2片。共有8个数据线（D0～D7）、12个片 内地址线（A0～A11），需2/4线译码器来片选译码。 1、存储器的存储容量是指 ，一个16384个存储单元的ROM，每个字8位，它应有个 字，有 条数据线和 条地址线。 3、PLD的基本结构由 、 、 、 四部分组成。 2、电可擦除可编程存储器E2PROM芯片型号为2864有13根地址线，8根数据线，其存储容量为 位（bit）。 7、存储器容量扩展有 、 、 三种方式。 8、将256×1位的ROM扩大为1024×8位ROM，需要 片256×1位ROM。 4、PROM的与阵列 ，或阵列 ；PLA的与阵列 ，或阵列 ，PAL的与阵列 ，或阵列 ； 5、用PROM实现10线-4线优先编码器，则PROM容量最少是 。 6、RAM通常由 、 、 三部分组成。 ① Y0~Y3为地址译码器的输出 Yi=mi (mi为地址码组成 的最小项） ② 当A1A0=00时，Y0=1, D0D1D2D3=0100(一个字）； 当A1A0=01时，W1=1, F0F1F2F3=1001(一个字）； 当A1A0=10时，W2=1, F0F1F2F3=0110(一个字）； 当A1A0=11时，W3=1, F0F1F2F3=0010(一个字）。 地址译码器为二进制译码器,即全译码结构.(地址线为n根,译码器输出为2n根字线,说明存储阵列中有2n个存储单元) 2) 存储阵列输出有m根位线,说明每个存储单元有m位,即一个字有m位二进制信息组成.每一位称为一个基本存储单元. 3) 存储器的容量定义为: 字数×位数(2n×m). 数字电子技术——电子技术基础精品课程 PLD：是一种可以由用户定义和设置逻辑功能的器件。逻 辑功能实现灵活、集成度高、处理速度快、可靠性高 结构 表示方法：连接方式、基本门电路的表示方式、编 程连接技术、浮栅MOS管开关 分类 实现 可编程逻辑器件 可由或阵列直接输出，构成组合输出； 通过寄存器输出，构成时序方式输出。 与门 阵列 或门 阵列 乘积项 和项 PL