7_DSP外围接口设计.pptVIP

McBSP控制AD50举例 McBSP控制AD50举例 * 07/16/96 * ## 1、dsp通用性，性价比 2、cpld通用性，maxplus环境，图形等编辑环境 3、pci和5402相连的易用性 4、flash和sram 3.3v和市场确定 5、adc和dac易用性和8位 6、codec参照DSK设计，稳定性 * 07/16/96 * ## 1、dsp通用性，性价比 2、cpld通用性，maxplus环境，图形等编辑环境 3、pci和5402相连的易用性 4、flash和sram 3.3v和市场确定 5、adc和dac易用性和8位 6、codec参照DSK设计，稳定性 DSP原理与应用 电子信息工程学院 李海林 2013年4月 学习主题 CCS软件环境上机例题讲解 DSP硬件设计基础 DSP最小系统设计 DSP与ADC/DAC的接口设计 DSP与语音芯片TLC320AD50C的接口设计 ADC/DAC 硬件系统 DSP CPLD EMP7128 ADC ADC/DAC接口 DAC 主要芯片 ADC AD7822 (ADI公司) DAC TLC7524 (TI公司) ADC芯片分析 ADC电路设计 总线驱动 ADC控制 DAC芯片分析 DAC电路设计 DAC电路设计 ADC和DAC的译码 学习主题 CCS软件环境上机例题讲解 DSP硬件设计基础 DSP最小系统设计 DSP与ADC/DAC的接口设计 DSP与语音芯片TLC320AD50C的接口设计 语音接口 硬件系统 DSP 语音CODEC MIC PHONE OUT 语音输出选择 主要芯片 语音CODEC TLC320AD50 (TI公司) 运算放大器 TLC2274(TI公司) 运算放大器 LM386（National半导体） 运算放大器芯片 语音CODEC芯片 输入运算放大器 CODEC设计 输出运算放大器 DSP端设计－无缝连接 关键：软件设计 McBSP简介 多通道缓冲串行口 (Multi-channel Buffered Serial Port, McBSP)是在标准串行口的基础上发展起来的，其硬件部分就有与标准串行口相同的引脚连接界面。 在现有的C54x DSP中，大多配有McBSP，而VC5402、VC5410和VC5420则分别配有2、3和6个McBSP。 McBSP功能 高速全双工通信 双缓冲数据寄存器，允许传送连续的数据流 接收和发送时采用独立的帧信号和时钟信号 可直接与工业标准的编/解码器、模拟接口芯片、以及其它A/D、D/A芯片接口 发送和接收通道数多达128个 数据选择范围宽，可以是8位、12位、16位、20位、24位或32位 McBSP功能 利用μ律和A律压缩扩展通信 帧同步信号和数据时钟信号的极性可编程 内部时钟信号和帧信号发生器可编程 传送8位数据时，可选择LSB先传送或MSB先传送 可以直接利用多种串行协议接口通信。如T1/E1、MVIP、H100、SCSA、IOM-2、AC97、HS、SPI等 当利用DMA为McBSP服务时，串行口数据读/写具有自动缓冲能力 McBSP结构 McBSP工作流程 数据的发送过程 CPU或DMA控制器向数据发送寄存器（DXR）写入待发送的数据，并通过发送移位寄存器（XSR）移位至DX引脚。 数据的接收过程 DR引脚上接收到的数据，先移位进入接收移位寄存器（RSR）中，然后被复制到接收缓冲寄存器（RBR）中，由RBR再将数据复制到DRR中，最后等候CPU或DMA控制器将数据读走。 这种多级缓冲方式使得片内的数据搬移和与外部的数据通信可以同时进行。 McBSP控制寄存器 McBSP控制寄存器 * * * 07/16/96 * ## 1、dsp通用性，性价比 2、cpld通用性，maxplus环境，图形等编辑环境 3、pci和5402相连的易用性 4、flash和sram 3.3v和市场确定 5、adc和dac易用性和8位 6、codec参照DSK设计，稳定性 * 07/16/96 * ## 1、dsp通用性，性价比 2、cpld通用性，maxplus环境，图形等编辑环境 3、pci和5402相连的易用性 4、flash和sram 3.3v和市场确定 5、adc和dac易用性和8位 6、codec参照DSK设计，稳定性