EDA技术_Synopsys公司逻辑综合工具DC介绍part1.pptVIP

Synopsys公司逻辑综合工具DC Before classes License的基本知识 逻辑综合的基本概念 可综合的Verilog简介 DC的基本概念 简单综合实例演示 简单综合实例练习 （一）license的基本知识 由Globetrotter 公司发明的软件加密方法 Flexible License Manager Globetrotter 公司向软件厂商出售相关开发软件，软件厂商把此加密程序集成到自己的软件中 可以锁定机器的硬盘号，网卡号，使用日期，支持加密狗，以保护软件的知识产权 被80%以上的EDA软件公司所采用，是目前最流行的EDA软件加密方法，保护着世界上价值几百亿美元的EDA软件 了解Flexlm可以使我们正确的安装，管理和使用多个EDA软件 （一）license的基本知识(续) Flexlm加密方法； license文件的结构 由注释行、server行、daemon行以及feature行构成； 注释行：由＃或|开始； Server行：用来标示一台特定的主机； Daemon行：用来标示不同的软提供商； Feature行：用来对软件特定的功能进行限制。 例如：Synopsys的license： SERVER SOC03 835cbde7 27001 DAEMON avantd /ap/hspice/v2001.2/2001.2/sun58/avantd FEATURE COMPONENT_LIBRARY avantd 2019.12 permanent uncounted 9DE07E47E09FE5FDB427 VENDOR_STRING=ASIC HOSTID=835cdce7 （二） 逻辑综合的基本概念 (1) 综合 数字系统可以在多个层次上进行描述，将较高层次的描述转化为较低层次的描述过程就是综合。综合分为三个层次： 高层次综合（High-Level Synthesis）：负责将系统算法层的行为描述转化为寄存器传输层的结构描述； 逻辑综合（Logic Synthesis）：负责将寄存器传输层的结构描述转化为逻辑层的结构描述，以及将逻辑层的结构描述转化为电路的结构描述； 版图综合（Layout Synthesis）负责将系统电路层的结构描述转化为版图层的物理描述； （二） 逻辑综合的基本概念（续） （2）逻辑综合的工具 美国Synopsys公司的Design Compiler; 美国Cadence Design Systems公司的PKS和BuildGates; 美国MAGMA公司的Blast RTL； 美国Synplicity公司的Synplify和Amplify； （二） 逻辑综合的基本概念（续） Synopsys公司提供的Design Compiler（DC）和Design Analyzer（DA）是业界流行的、功能强大的逻辑综合工具。用户只需输入满足要求的HDL描述和设计约束，就可能得到较为优化的门级综合网表。此外，DC还集成了功能强大的静态时序分析引擎，并支持与后端布局布线工具交互工作。 DC、DA内核一致。初学者通过DA感性熟悉综合工具，然后熟悉DC和综合命令，采用批处理的方式提高综合的工作效率。 （三）可综合的Verilog简介 HDL语言： 是“硬件描述语言” ，即Hardware Description Language,而不是“硬件设计语言”，Hardware Design Language. 因此电路设计必须遵循RTL的模式来编写代码，而不能随心所欲地只写出符合语法的代码。 下面就常用的可综合Verilog编写格式做一简单总结。 （三）可综合的Verilog简介（续） （三）可综合的Verilog简介（续） （三）可综合的Verilog简介（续） （三）可综合的Verilog简介（续） （三）可综合的Verilog简介（续） （四）DC的基本概念 1、DC简介 a) Synopsys综合工具及相关工具 b) 逻辑综合环境 c) 对象、属性 d) Synopsys格式 e) 数据组织格式 2、相关概念 a) DC初步 b) 设计演示 （四）DC的基本概念（续） a) Synopsys综合工具及相关工具 设计编译器(Design Compiler)和设计分析器(Design Analyzer) ?? Design Compiler(DC)?? 是Synopsys逻辑综合工具的命令行接口，在Unix环境下输入dc_shell启动。 ?? Design Analyzer(DA) 是DC 的图形前端版本， 通过输入design_analyer启动。 （四）DC的基本概念（续