四位二进制加法器长安大学电工课设.docxVIP

PAGE \* MERGEFORMAT14 《电工与电子技术基础》课程设计报告 题 目 四位二进制加法器 学院（部） 汽车学院 专 业 车辆工程 班 级 2011220102 学生姓名 王理洁 学 号 201122010234 6 月 24 日至 6 月 28 日 共 1 周 四位二进制加法器 一．主要技术指标和要求： （1）四位二进制加数与被加数输入； （2）二位数码管显示。 二．摘要 本设计通过逻辑开关将A4,A3,A2,A1和B4,B3,B2,B1信号作为加数和被加数输入到超前进位加法器74LS283中进行四位二进制相加；然后将输出结果的∑4,∑3,∑2和向高位的进位位C4输入SN74185A将输出结果与∑1组合在一起形成8位8421BCD码；再将该信号的低四位和高四位分别输入一片74LS247型的七段显示译码器译码；最后用两个BS204数码管进行二位显示。另外还提出了另一种方案，即将加法器输出的∑4,∑3,∑2，∑1和C4直接输入SN74185A进行译码，但是这种方法得到的是5421BCD码，还需进一步处理才能适合显示的需要。 三．总体设计方案论证及选择 四位二进制加法器的设计包括： 1、四位二进制加数和被加数的输入， 2、两个数的相加运算及和的输出， 3、将两个数的和通过译码器显示在数码管上。 二进制数的输入可以通过数据开关实现，用加法器可以进行二进制数的加法运算。两个四位二进制数相加后的和在十进制数的0~30内，要将这个二进制的结果转换成8421BCD码，这需要通过译码器来实现。对数据译码后即可用合适的数码管与译码器相连，显示数据。 本设计的关键在于将二进制结果转换成8421BCD码的译码器的选用（设计），我小组共提出了两种方案具体如下： 方案一： 将加法器输出结果∑2,∑3,∑4和向高位的进位位C1由低到高输入SN74185A，再将输出的信号与∑1组成8位8421BCD码。电路图如下： 图1 译码器方案一电路图 方案二： 将输出信号∑1,∑2,∑3,∑4和向高位的进位位C4直接输入SN74185A进行转换。这样将得到八位5421BCD码。其中高四位最大值为0011，与8421BCD码的值相等，因此不用再转换。只需对低四位进行转换。低四位的转换思路为将??位数字乘以其权重得到十进制数，即： X1D=Y1B×1 X2D=Y2B×2 X3D=Y3B×4 X4D=Y4B×5 其中Y1B,Y2B,Y3B,Y4B分别为5421BCD码各位上的数字。 再用编码器将X1D,X2D,X3D,X4D进行编码得到四个二进制码，因为这四个数都小于十，且其和也小于十，所以将这四个转换得到的二进制数相加即可得到低四位的8421BCD码。 考虑到最低三位的权重依然分别为4，2，1故可在这三位直接看作最低三位转换后的结果（即8421BCD码），这样只需将第四位（权重为5）进行上述转换，这样就大大减小了电路的复杂程度。 其中编码器选用74ls147,并用到两个74ls00与非门。电路图如下： 图2 译码器方案二电路图 比较上述两中方案可以发现第一种方案更加思路更清晰，电路也比较简单，故最终选择方案一。 四．设计方案的原理框图、总体电路原理图及说明 加 法 器 译 码 器 译码器 译码器 图3 总体设计原理框图 图4 总电路图 数据输入的实现。两个四位拔码开关可实现两位二进制数的输入。各位经一个上拉电阻接5V电源，开关断开时为高电平，在相应位输入数值“1”，相应位开关闭合时该位为低电平，即输入“0”。 74LS283加法器电路。分别对超前进位加法器74LS283的VCC和GND接5V电源和接地加法器即可工作。CO为低位送来的进位位，在此处无低位的进位位，故接低电平。将加数A的各位分别输入74LS283的A0.A1.A2.A3,被加数B的各位分别输入B0.B1.B2.B3进行加法运算。结果由∑1, ∑2,∑3,∑4和C4输出，其中C4为向高位的进位位。74LS283引脚图及功能表见附录。 SN74185A电路：SN74185A的功能是将加法计算的结果转换为8421BCD码。它亦为有源器件需对其接5V电源和接地。另处/G端为使能端，接低电平使其使能。74LS283输出的∑1不经转换直接作为结果的最低位。∑2,∑3,∑4和C4分别的SN74185A的A,B,C,D端进行转换。Y1~Y8为输出端。将