同步时序逻辑.pptVIP

第 7 章　时序逻辑电路 三、同步计数器 同步二进制加法计数器 (二) 利用同步置 0 功能构成 N 进制计数器 四、利用计数器的级联构成大容量 N 进制计数器 五、时序逻辑电路的自启动 取 D3 D2 D1 D0 = 0011 ，LD = CO CT74LS160 Q0 Q1 Q2 Q3 CO D0 CTT CTP CR LD D1 D2 D3 CP 1 1 1 1 1 0 0 方案 2：用 “160” 的后七个状态 0011 ~ 1001实现七进制计数。 讨论 (1)用 CT74LS162 如何实现七进制计数器？ (2)用 CT74LS160 可以实现十二进制计数器吗？ (3)用 CT74LS161 能否实现十二进制计数器？ 讨论 讨论总结 讨论总结 (1)利用同步置数功能构成 N 进制计数器时， CT74LS160 ~ CT74LS163 的用法相同。利用置 0 功能构成 N 进制 计数器时，需注意 CT74LS160(161)为异步置 0，  CT74LS162(163)为同步置 0，因此确定反馈函数的计 数状态不同 。 (2)利用反馈置 0 或反馈置数法只能实现模 N 小于 计数器模 M 的 N 进制计数器。 (3)CT74LS160(162)输出的是 8421BCD 码， 其最大模为 10。CT74LS161(163)输出的 是4 位二进制码，其最大模为 16。 　　反馈置 0 法和反馈置数只能实现模 N 小于集成计数器模 M 的 N 进制计数器；将模 M1、M2、…、Mm 的计数器串接起来 (称为计数器的级联) ，可获得模 N = M1 · M2 · … · Mm 的大容量 N 进制计数器。 两片 “290” 接成 十进制加法计数器后级联，计数脉冲从个位片 CP0 端输入。 例 1 由两片 CT74LS290 级联组成 100 进制异步加法计数器。 Q0? Q1? Q2? Q3? CT74LS290(十位) CP1 CP0 R0A R0B S9A S9B Q0 Q1 Q2 Q3 CT74LS290(个位) CP1 CP0 R0A R0B S9A S9B 计数输入 计数输出 　　当输入第 1 ~ 9 个脉冲时，个位片计数；十位片的 CP0 未出现脉冲下降沿，因而保持计数“0”状态不变； 　　当输入第 10 个脉冲时，个位片返回计数 “0”状态，其 Q3 输出一个下降沿使十位片计数 “1”，因此输出读数为 Q3?Q2?Q1?Q0? Q3 Q2 Q1 Q0 =即计数 “10”。 例1 由两片 CT74LS290 级联组成 100 进制异步加法计数器。 Q0? Q1? Q2? Q3? CT74LS290(十位) CP1 CP0 R0A R0B S9A S9B Q0 Q1 Q2 Q3 CT74LS290(个位) CP1 CP0 R0A R0B S9A S9B 计数输入 计数输出 当输入第 11 ~ 19 个脉冲时，仍由个位片计数，而十位片保持 “1”不变，即计数为“11 ~ 19”；当输入第 20 个脉冲时，个位片返回计数“0”状态，其 Q3 输出一个下降沿使十位片计数“2”，即计数为“20”。 均返回计数“0”状态，而由 Q3? 输出进位信号的下降沿。 　当输入第 100 个脉冲时，个位片和十位片 依此类推。 综上所述，该电路构成 100 进制异步加法计数器。 例 2　两片CT74LS290 构成二十三进制计数器。 计数输入 CT74LS290 (十) R0A R0B S9A S9B Q0 Q1 Q2 Q3 CP1 CP0 CT74LS290 (个) R0A R0B S9A S9B Q0 Q1 Q2 Q3 CP1 CP0 R0A · R0B = Q1?Q1 Q0 时序逻辑电路 数字电子技术第十六讲 同步计数器 小结 　　同步与异步计数器的根本区别是时钟控制方式不同，导致电路构成也不同。 同步计数器与异步计数器有何不同？ 1. 同步与异步二进制加法计数器比较 (一) 同步二进制计数器 态序表和工作波形一样 电路结构不同： 　　异步二进制加法计数器的构成方法：将触发器接成计数触发器；最低位触发器用计数脉冲 CP 触发，其他触发器用邻低位输出的下降沿触发。 　　同步二进制加法计数器的构成方法：将触发器接成 T 触发器；各触发器都用计数脉冲 CP 触发，最低位触发器 的T 输入为 1，其他触发器的 T 输入为其低位各触发器输出信号相与。 同步计数器为什么要那样构成呢？ 通过