13集成逻辑门电路的逻辑功能与参数测试.pptVIP

一、实验目的 1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法。 2、掌握TTL器件的使用规则。 3、熟悉数字电路实验装置的结构、基本功能和使用方法。 1、数字电路实验箱 TPDL-1 1只 2、数字万用表 1只 3、数字存储式示波器 1台 4、DDS函数信号发生器 1台 5、74LS00 二输入端四与非门 1片 74LS20 四输入端双与非门 1片 1、与非门逻辑功能 二输入端 F= 四输入端 F= 2、TTL与非门主要参数 低电平输入电流与高电平输入电流 扇入扇出系数 开门电平UON与关门电平UOFF 输出高电平UOH与输出低电平UOL 功耗 平均传输延迟时间 3、电压传输特性 与非门的输出电压Uo随输入电压Ui的变化而变化的曲线 Uo＝f(Ui)就是电压传输特性 输出高电平UOH：电路处于稳定关态时（图中a-b段）的输出电压值，一般UOH≥3V。 输出低电平UOL：电路处于稳定开态时（图中d-e段）的输出电压值，一般UOL≤0.35V。 开门电平UON：使输出电压U0刚刚达到额定低电平USL（0.35V）时的输入高电平的最小值 UIH(min) ，一般UON≤1.8V。 关门电平UOFF：使输出电压U0刚刚达到额定高电平USH（3V）的90%（2.7V）时的输入低电平的最大值 UIL(max) ，一般UOFF≥0.8V。 高电平噪声容限UNH： UNH =USH－UON =3V－UON 低电平噪声容限UNL： UNL =UOFF－USL = UOFF－0.35V 4、传输延迟时间tPd: 是一个表征门电路开关速度的参数 四、实验内容及步骤： 1、测试与非门的逻辑功能 （1）在实验箱上找到74LS20，按图3.2-6（b）所示连接好电路， 表3.2-1 与非门逻辑功能测试表 2、电压传输特性曲线测试 按图3.2-2接线，调节电位器RW，使UI从0V向高电平变化，逐点测量UI和UO的对应值，记入表3.2-2中. 3．观察与非门对脉冲的控制作用 （1） 在数字实验箱上找到74LS00，按下图接好实验电路. ①B端接1时，在A端输入TTL脉冲，用示波器同时观察A端和Y端的波形并画出波形图。 ② B端接0时，观察波形并画出。 4、 传输延迟时间 用一片74LS00按图3.2-4接线，输入250KHz连 续脉冲（TTL脉冲）， 示波器测量方法：使用光标测量模式，选择 masure菜单下子菜单：延迟 1 2，测量脉冲 上升沿经过4个与非门的延迟时间DLY1-4， 可知： DLY1-4 = 2（tpdL+ tpdH ） 门1、3 门2、4 所以平均传输延迟时间为： tpd = DLY1-4 ÷4 （3） 多余输入端的处理 与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接（实际使用中，这种处理方式对前级驱动能力有要求）。 或门和或非门的多余输入端接逻辑 0或者与有用输入端并接（同上）。 实验报告要求 1、根据测试结果写出74LS20的逻辑表达式，简述逻辑功能。 2、TTL集成门电路的闲置输入端应作何处理？ 3、根据实验数据在坐标纸上描绘出特性曲线，并由特性曲线求出UOH、UOL、UON、UOFF、UNH 和UNL 。 * * 集成门电路的逻辑功能与参数测试 二．实验仪器与设备 三、实验原理 74LS20 74LS00 电压传输特性曲线 噪声容限示意图 由于三极管存在开关时间，元、器件及连线存在一定的寄生电容，因此输入矩形脉冲时，输出脉冲将延迟一定时间。 输出波形的 上升沿延迟时间为tpdH， 下降沿延迟时间为tpdL。 平均延迟时间: tpdL tpdH TTL电路的tpd一般在10-40ns之间。 本次实验我们使用的是TPDL-1 型数字逻辑实验箱： 集成块插座:40P、28P、20P、16P、14P，集成块管脚插座与周围的接线插座的连接按编号一一对应。 直流稳压电源：选用+5V，+5V接VCC，地端接集成块接地端。 逻辑电平输出：共16路，单刀双掷开关上下拨动控制输出