嵌入式自动变模控制的快速全数字锁相环.pdfVIP

　　第 21 卷 　第 2 期 计 　算 　机 　仿 　真 2004 年 2 月 　　 ( ) 文章编号 :1006 - 9348 2004 02 - 0082 - 03 嵌入式自动变模控制的快速全数字锁相环 1 2 单长虹 ,孟宪元 ( 1. 南华大学电气工程学院 ,湖南 衡阳 421001 ;2. 清华大学电子工程系 ,北京 100084) 摘要 :对如何提高嵌入式全数字锁相环的锁定速度进行了研究。应用 MATLAB 分析了影响锁相环快速锁定的主要因素 ,提 出了一种具有高精度自动变模控制的快速全数字锁相环。它能够根据量化相位误差的大小 , 自动调节数字环路滤波器的模 值 ,避免了环路在捕捉过程中出现连续的同向相位调整 ,减少了因相位超调所产生的振荡 ,从而提高了控制精度 ,进一步加 快了锁定速度。经计算机仿真和硬件试验证实 ,该锁相环既可大大缩短捕捉时间 ,又能够大幅减少噪声对环路的干扰。 关键词 :全数字锁相环 ; 自动变模控制;VHDL ; EDA 中图分类号:TN914. 3 　　文献标识码 :A 1 　引言 ui 的相位差不断减少, 最终达到同步。 随着大规模、超高速集成电路的飞速发展 ,数字系统的 集成度和逻辑速度越来越高 ,这使得全数字锁相环在数字通 信、控制工程及无线电电子学的各个领域中的应用也越来越 广泛。未来的集成电路技术的发展趋势 ,是把整个系统集成 ( ) 到一个芯片上 ,这种芯片被称为片上系统 SOC 。因此 ,研究 能够嵌入系统芯片内的全数字锁相环 ,提高其环路的工作性 能 ,具有十分重要的意义。 全数字锁相环的结构形式是多种多样的[1 - 6 ] 。但其主 图1 　高精度自动变模控制的全数字锁相环的系统框图 要的性能指标之一是要求捕捉时间短、同步误差小、抗干扰 能力强 ,而缩短捕捉时间和减少同步误差是矛盾的。本文分 锁相环是一个闭环反馈控制控制系统. 若不考虑自动变 析了产生这一矛盾的主要原因 ,提出了一种具有高精度自动 模控制模块的作用, 经分析可以推出该系统的闭环传递函数 变模控制的快速全数字锁相环 ,并采用 VHDL 语言进行了系 为[ 6] 统设计 ,给出了计算机仿真结果。 U ( S) 2f / ( KM) o 0 1 H ( S) = = = U ( S) S + 2f / ( KM) TS + 1 i 0 2 　系统结构与分析